发光元件驱动电路制造技术

提供一种用于根据用于使发光元件接通或关断的差分数据信号来驱动发光元件的发光元件驱动电路。该电路包括：第一晶体管；第一恒流源，与第一晶体管的漏极和栅极连接并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为供给一定的电流；和控制电路，被配置为将第一晶体管的栅极与第二晶体管的栅极经由第一电阻器电气连接或断开。控制电路可在第一晶体管的栅极与第二晶体管的栅极电气断开的情况下根据差分数据信号中的另一个向第二晶体管的栅极供给中间电势。

【技术实现步骤摘要】

本专利技术涉及发光元件驱动电路，更特别地，涉及用于在要求以低电压、低驱动电流和低成本操作的复印机或激光束打印机(以下，称为LBP)等中驱动用于图像形成的CMOS 半导体集成电路中的发光元件的发光元件驱动电路。
技术介绍
常规上，为了与驱动电流脉冲宽度相比增大来自半导体发光元件的输出光信号的脉冲宽度，设计了用于半导体发光元件的驱动电路。例如，在日本专利公开No. 05-152662 中公开的技术使用两级的差分电路并在它们之间提供电平偏移电路。另外，日本专利公开 No. 09-232635公开了共源-共栅连接的(cascode-cormected)电流镜电路。即，设置多级的电流镜电路以对共源-共栅连接进行开关。图10示出作为半导体发光元件的半导体激光二极管(以下，简称为LD)中的一般驱动电流与发光量之间的电流_光转换特性。参照图10，直线A表示初期条件下的LD的特性， 直线B表示LD在由于长时间的使用而劣化时的该LD的特性。随着LD劣化，获得相同的光量所需的LD的正向电压增大。导致LD开始发光的正向电压在初期条件下为约1. 5 1. 6V，但是随着LD劣化而逐渐增大到约2. 4V。在复印机或LBP中，为了保证给定数量的复印件，即使在LD已劣化的状态下，也要求驱动电路控制希望的光量和脉冲宽度。另外，随着近年的LD的性能提高，发光阈值已变为几mA，这允许以比过去的LD低的电流获得希望的光量。但是，根据上述的现有技术，在LD的劣化状态中，由于所需要的电源电压包含用于串联连接的两个MOS晶体管的操作电压以及用于LD的正向电压，因此，需要5V系统电源。因此，作为近年的复印机或LBP的一般布置的对于控制系统使用3V电源并且对于电力系统使用12V或24V电源的系统另外对于LD驱动需要5V系统电源。这导致系统成本的增力口。此外，当半导体集成电路向外部输出恒定电流脉冲以用高速恒定电流脉冲驱动LD时， 脉冲会受接合导线或封装的引线框架等中的寄生电感影响。这导致向LD供给的恒定电流的波形中的过冲、下冲和激振(ringing)，从而导致LD的劣化。另外，由于LD是电流驱动的器件，因此，为了获得预定的光量，必须以恒定电流驱动该器件。如LD正向电压的情况那样，随着LD劣化，发光阈值逐渐增大。因此，从保证给定数量的复印件的角度看，必须如现有技术中那样以高达几十mA的恒定电流驱动LD。即，必须将用于向LD供给恒定电流的 MOS晶体管设计成可供给足够的最大驱动电流的尺寸。这使得必须如上面描述的那样在低电流区域中以小的电流驱动“以必要的尺寸设计的MOS晶体管”，从而导致驱动电路的响应性的劣化。由于包含“以必要的尺寸设计的MOS晶体管”的栅极电容的寄生电容被充电，因此，上升时间增加，从而导致无法获得希望的光学脉冲宽度。当使用阴极共用LD时，必须使用在电流供给能力或电流驱动能力方面比NMOS差的PM0S。
技术实现思路
根据本专利技术的一个方面，考虑现有技术中的问题，提供一种发光元件驱动电路，所述发光元件驱动电路提高基于数据信号的由LD发射的光的脉冲宽度的控制精度，允许低电压操作，并且抑制输出电流中的过冲和下冲。根据本专利技术的一个方面，提供一种用于根据用于使发光元件接通或关断的差分数据信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括第一晶体管；第一恒流源，与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为向发光元件供给与所述恒定电流相关的电流；和控制电路，被配置为根据所述差分数据信号中的一个，将第一晶体管的栅极与第二晶体管的栅极经由第一电阻器电气连接或断开，其中，所述控制电路包含电势供给单元，所述电势供给单元被配置为在第一晶体管的栅极与第二晶体管的栅极电气断开的情况下，根据所述差分数据信号中的另一个，向第二晶体管的栅极供给中间电势，所述中间电势在完全接通第二晶体管的电势和完全关断第二晶体管的电势之间。根据本专利技术的另一方面，提供一种用于根据用于使发光元件接通或关断的数字信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括第一晶体管；恒流源， 与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为向发光元件供给与所述恒定电流相关的电流；和控制电路，被配置为根据所述数字信号，将第一晶体管的栅极与第二晶体管的栅极经由电阻器电气连接或断开，其中，所述控制电路包含被配置为缩短第二晶体管的栅极处的电势的上升时间以增大由第二晶体管为ON(接通)的时段确定的发光元件的发光脉冲宽度的单元。从(参照附图)对示例性实施例的以下描述，本专利技术的其它特征将变得清晰。附图说明被包含于说明书中并且构成说明书一部分的附图示出本专利技术的实施例，并且与描述一起用于说明本专利技术的原理。图1是示出根据本专利技术的第一实施例的电路布置的例子的电路图；图2是示出根据本专利技术的第一实施例的仿真结果的波形的曲线图；图3是示出根据本专利技术的第二实施例的电路布置的例子的电路图；图4是示出根据本专利技术的第二实施例的仿真结果的波形的曲线图；图5是示出根据本专利技术的第三实施例的电路布置的例子的电路图；图6是示出根据本专利技术的第三实施例的仿真结果的波形的曲线图；图7是示出根据本专利技术的第四实施例的电路布置的例子的电路图；图8是示出根据本专利技术的第四实施例的仿真结果的波形的曲线图；图9是示意性地示出本专利技术的各实施例的结果的视图；以及图10是示出激光二极管的特性的曲线图。具体实施例方式以下将详细描述根据本专利技术的实施例的发光元件驱动电路。将参照图1描述根据第一实施例的电路布置的例子。参照图1，MOS晶体管Ml和 M4构成具有预定的镜比(mirror ratio)的电流镜电路。MOS晶体管Ml的栅极和漏极与恒流源Il的一个端子连接，该恒流源Il的另一端子与GND(地)连接。MOS晶体管Ml的源极与电源电势Vcc连接。MOS晶体管M2的漏极与MOS晶体管Ml的栅极和漏极这二者连接。 MOS晶体管M2的源极与电阻器Rl的一个端子连接，该电阻器Rl的另一端子与MOS晶体管 M4的栅极连接。MOS晶体管M2的源极与电阻器Rbiasl的一个端子连接，该电阻器Rbiasl 的另一端子与MOS晶体管M3的漏极连接。MOS晶体管M2的源极与恒流源Ibias的一个端子连接，该恒流源Ibias的另一端子与GND(地)连接。S卩，电阻器Rbiasl和恒流源Ibias 串联连接。MOS晶体管M2的栅极与作为差分数据信号中的一个的差分输出信号产生电路 DIFF的输出Von连接。MOS晶体管M3的栅极与作为差分数据信号中的另一个的差分输出信号产生电路DIFF的输出Voff连接。MOS晶体管M4具有MOS晶体管Ml的尺寸的m倍(m 为整数)的尺寸。MOS晶体管M4的漏极与半导体发光元件LD的一个端子连接，该半导体发光元件LD的另一端子与GND连接，以向半导体发光元件LD供给mXIl的电流。注意，MOS 晶体管Ml M4的背栅极与它们的源极连接，以使得MOS晶体管Ml M4作为自偏压MOS 晶体管操作。图1中的包含MOS晶体管M2和M3、电阻器Rbiasl和恒流源Ibias的布置将被称为控制电路。 下面将描述第一实施例中的电路操作的例子。附图标记V本文档来自技高网...

【技术保护点】
１．一种用于根据用于使发光元件接通或关断的差分数据信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括：第一晶体管；第一恒流源，与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为向发光元件供给与所述恒定电流相关的电流；和控制电路，被配置为根据所述差分数据信号中的一个，将第一晶体管的栅极与第二晶体管的栅极经由第一电阻器电气连接或断开，其中，所述控制电路包含电势供给单元，所述电势供给单元被配置为在第一晶体管的栅极与第二晶体管的栅极电气断开的情况下，根据所述差分数据信号中的另一个，向第二晶体管的栅极供给中间电势，所述中间电势在完全接通第二晶体管的电势和完全关断第二晶体管的电势之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中村博之，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP