一种基于正反馈的悬浮差分有源电感制造技术

本发明专利技术涉及一种基于正反馈的悬浮差分有源电感，属于有源电感设计技术领域。包括：差分阻抗变换器，包括两对交叉连接PMOS晶体管构成的基于正反馈的两对差分阻抗变换器和两个电容，通过两对差分阻抗变换器将两个电容变换成悬浮差分的有源电感；正跨导稳定器，包括两个PMOS晶体管，补偿阻抗变换器的负阻抗，解决了有源电感的稳定性问题；负跨导抵消器，包括两对交叉连接PMOS晶体管，抵消有源电感的并联阻抗。本发明专利技术的悬浮差分有源电感，采用电流复用技术，仅由PMOS晶体管组成，结构对称简单，高低品质因数(Q)变化设计简单。用于替换悬浮差分无源电感，尤其可用于电感替代法设计有源滤波器。

【技术实现步骤摘要】

本专利技术涉及一种基于正反馈的悬浮差分有源电感，属于有源电感设计

技术介绍
滤波器是各种通信系统中必不可少的模块，例如射频收发机中的中频滤波器。图 1(a)中给出了一种三阶基于电感电容梯形滤波器(LC Ladder Filter)的单端结构，其中无 源电感两端V1和V2可以是同相的，这时无源电感是悬浮单端连接方式。图1(b)给出了图 1(a)对应的差分结构，主要是因为差分结构有利于改善线性度和抑制共模噪声。无源电感 的第一端口和第二端口之间悬浮连接，每个端口又是差分结构，第一端口正端和第一端口 负端对应Vlp和Vln，第二端口正端和第二端口负端对应V2p和V2n，这时无源电感是悬浮差分 连接方式，如图1(c)所示。在硅基工艺上，无源电感通常是在硅基衬底上形成的金属螺旋电感。螺旋电感虽 然结构简单，但是占用较大的芯片面积，受到硅基衬底损耗和导体损耗的影响使得螺旋电 感的品质因数和自谐振频率都很低。而有源电感因为占用芯片面积小、高品质因数等特点 更受青睐。有源电感的实现主要采用有源晶体管和无源元件模拟无源电感特性。目前，采 用基于负反馈的阻抗变换器和电容组合起来实现有源电感。图2给出了对应图3的基于负 反馈的悬浮差分有源电感，用于替换图3中的悬浮差分无源电感。对于图2所示的基于负反馈的悬浮差分有源电感中的跨导单元，以图3所示的 Nauta差分跨导(Bram Nauta,"A CMOS Transconductance-C Filter Technique for Very HighFrequencies" IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.27, NO. 2. FEBRUARY 1992)为例。正跨导由四个晶体管组成；负跨导用于提高直流增益；二极管连接的四个晶体 管用于确定输出共模电压。即使仅考虑四个晶体管构成的正跨导，图2所示的基于负反馈 的悬浮差分有源电感需要16个晶体管，加之其他考虑所需晶体管数目，通常基于负反馈的 悬浮全差分有源电感需要十个以上晶体管，使得传统悬浮差分有源电感设计复杂，同时基 于负反馈的悬浮差分有源电感的高低品质因数(Q)变化设计复杂。
技术实现思路
本专利技术的目的是提出一种基于正反馈的悬浮差分有源电感，用于替换悬浮差分无 源电感，以用于电感替代法设计有源滤波器。本专利技术提出的基于正反馈的悬浮差分有源电感，包括差分阻抗变换器，用于将第一电容和第二电容产生的电感的电容变换成悬浮差分 的有源电感；差分阻抗变换器由第一 PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管、 第一电容和第二电容组成；第一 PMOS管的栅极与第二 PMOS管的漏极相连，第一 PMOS管的 漏极与第二 PMOS管的栅极相连；第二 PMOS管的栅极与第三PMOS管的漏极相连，第二 PMOS 管的漏极与第三PMOS管的栅极相连，第三PMOS管的栅极与第四PMOS管的漏极相连，第三 PMOS管的漏极与第四PMOS管的栅极相连；第一电容和第二电容，用于产生电感，第一电容的正极同时与上述第一 PMOS管的 漏极、上述第二 PMOS管的栅极、上述第三PMOS管的漏极和上述第四PMOS管的栅极相连，第 一电容的负极接地；第二电容的正极同时与上述第一PMOS管的栅极、上述第二PMOS管的漏 极、上述第三PMOS管的栅极和上述第四PMOS管的漏极相连，第二电容的负极接地；正跨导稳定器，用于对上述差分阻抗变换器的负阻抗进行补偿；正跨导稳定器由 第五PMOS管和第六PMOS管组成，第五PMOS管的栅极和漏极同时接地，第五PMOS管的源极 同时与第一电容的正极、第一 PMOS管的漏极、第二 PMOS管的栅极、第三PMOS管的漏极和第 四PMOS管的栅极相连；第六PMOS管的栅极和漏极同时接地，第六PMOS管的源极同时与第 二电容的正极、第一 PMOS管的栅极、第二 PMOS管的漏极、第三PMOS管的栅极和第四PMOS 管的漏极相连；负跨导抵消器，用于抵消上述差分阻抗变换器的并联阻抗；负跨导抵消器由第七 PMOS管、第八PMOS管、第九PMOS管和第十PMOS管组成；第七PMOS管的栅极与所述的第二 PMOS管的源极相连，第七PMOS管的漏极与所述的第一 PMOS管的源极相连，第七PMOS管的 源极接电源；第八PMOS管的栅极与所述的第一 PMOS管的源极相连，第八PMOS管的漏极与 所述的第二 PMOS管的源极相连，第八PMOS管的源极接电源；第九PMOS管的栅极与所述的 第四PMOS管的源极相连，第九PMOS管的漏极与所述的第三PMOS管的源极相连，第九PMOS 管的源极接电源；第十PMOS管的栅极与所述的第三PMOS管的源极相连，第十PMOS管的漏 极与所述的第四PMOS管的源极相连，第十PMOS管的源极接电源；上述第一 PMOS管的源极、第七PMOS管的漏极和第八PMOS管的栅极的相连节点成 为悬浮差分有源电感的第一端口正端，上述第二 PMOS管的源极、第八PMOS管的漏极和第七 PMOS管的栅极的相连节点成为悬浮差分有源电感的第一端口负端；上述第三PMOS管的源 极、第九PMOS管的漏极和第十PMOS管的栅极的相连节点成为悬浮差分有源电感的第二端 口负端，上述第四PMOS管的源极、第十PMOS管的漏极和第九PMOS管的栅极的相连节点成 为悬浮差分有源电感的第二端口正端。上述第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六 PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管的源极和衬底各自相连。本专利技术提出的基于正反馈的悬浮差分有源电感，采用电流复用技术，由差分阻抗 变换器、正跨导稳定器和负跨导抵消器三部分组成。而在差分阻抗变换器中的基于正反馈 的两对阻抗变换器仅由四个晶体管构成，加之用于补偿阻抗变换器中的负阻抗和抵消有源 电感的并联损耗所需晶体管，总共用了十个晶体管，因此结构简单，易于设计；本专利技术的悬 浮差分有源电感，可以通过调整负跨导稳定器和正跨导抵消器中晶体管的尺寸来改变有源 电感的并联阻抗和串联阻抗，进而改变有源电感的品质因数，因此，本专利技术提出的悬浮差分 有源电感的高低品质因数(Q)变化设计简单。附图说明图1是已有的三阶基于电感电容梯形滤波器的单端结构(a)和差分结构(b)的示 意图，(c)为无源电感的悬浮差分连接方式。图2是已有的基于负反馈的悬浮单端电感(a)和悬浮差分电感(b)的示意图。图3是图2所示的悬浮差分电感中的差分跨导示意图。图4是本专利技术提出的基于正反馈的悬浮差分有源电感结构示意图。图5是采用本专利技术的悬浮差分有源电感的电感值随频率变化曲线图。图6是采用本专利技术的悬浮差分有源电感的不同品质因数(Q)随频率变化曲线图。具体实施例方式本专利技术提出的基于正反馈的悬浮差分有源电感，其结构如图4所示，包括差分阻抗变换器，用于将第一电容和第二电容产生的电感的电容变换成悬浮差分 的有源电感；差分阻抗变换器由第一 PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管、 第一电容和第二电容组成；第一 PMOS管的栅极与第二 PMOS管的漏极相连，第一 PMOS管的 漏极与第二 PMOS管的本文档来自技高网...

【技术保护点】
１．一种基于正反馈的悬浮差分有源电感，其特征在于该悬浮差分有源电感包括：差分阻抗变换器，用于将第一电容和第二电容产生的电感的电容变换成悬浮差分的有源电感；差分阻抗变换器由第一ＰＭＯＳ管、第二ＰＭＯＳ管、第三ＰＭＯＳ管和第四ＰＭＯＳ管、第一电容和第二电容组成；第一ＰＭＯＳ管的栅极与第二ＰＭＯＳ管的漏极相连，第一ＰＭＯＳ管的漏极与第二ＰＭＯＳ管的栅极相连；第二ＰＭＯＳ管的栅极与第三ＰＭＯＳ管的漏极相连，第二ＰＭＯＳ管的漏极与第三ＰＭＯＳ管的栅极相连，第三ＰＭＯＳ管的栅极与第四ＰＭＯＳ管的漏极相连，第三ＰＭＯＳ管的漏极与第四ＰＭＯＳ管的栅极相连；第一电容和第二电容，用于产生电感，第一电容的正极同时与上述第一ＰＭＯＳ管的漏极、上述第二ＰＭＯＳ管的栅极、上述第三ＰＭＯＳ管的漏极和上述第四ＰＭＯＳ管的栅极相连，第一电容的负极接地；第二电容的正极同时与上述第一ＰＭＯＳ管的栅极、上述第二ＰＭＯＳ管的漏极、上述第三ＰＭＯＳ管的栅极和上述第四ＰＭＯＳ管的漏极相连，第二电容的负极接地；正跨导稳定器，用于对上述差分阻抗变换器的负阻抗进行补偿；正跨导稳定器由第五ＰＭＯＳ管和第六ＰＭＯＳ管组成，第五ＰＭＯＳ管的栅极和漏极同时接地，第五ＰＭＯＳ管的源极同时与第一电容的正极、第一ＰＭＯＳ管的漏极、第二ＰＭＯＳ管的栅极、第三ＰＭＯＳ管的漏极和第四ＰＭＯＳ管的栅极相连；第六ＰＭＯＳ管的栅极和漏极同时接地，第六ＰＭＯＳ管的源极同时与第二电容的正极、第一ＰＭＯＳ管的栅极、第二ＰＭＯＳ管的漏极、第三ＰＭＯＳ管的栅极和第四ＰＭＯＳ管的漏极相连；负跨导抵消器，用于抵消上述差分阻抗变换器的并联阻抗；负跨导抵消器由第七ＰＭＯＳ管、第八ＰＭＯＳ管、第九ＰＭＯＳ管和第十ＰＭＯＳ管组成；第七ＰＭＯＳ管的栅极与所述的第二ＰＭＯＳ管的源极相连，第七ＰＭＯＳ管的漏极与所述的第一ＰＭＯＳ管的源极相连，第七ＰＭＯＳ管的源极接电源；第八ＰＭＯＳ管的栅极与所述的第一ＰＭＯＳ管的源极相连，第八ＰＭＯＳ管的漏极与所述的第二ＰＭＯＳ管的源极相连，第八ＰＭＯＳ管的源极接电源；第九ＰＭＯＳ管的栅极与所述的第四ＰＭＯＳ管的源极相连，第九ＰＭＯＳ管的漏极与所述的第三ＰＭＯＳ管的源极相连，第九ＰＭＯＳ管的源极接电源；第十ＰＭＯＳ管的栅极与所述的第三ＰＭＯＳ管的源极相连，第十ＰＭＯＳ管的漏极与所述的第四ＰＭＯＳ管的源极相连，第十ＰＭＯＳ管的源极接电源；上述第一ＰＭＯＳ管的源极、第七ＰＭＯＳ管的漏极和第八ＰＭＯＳ管的栅极的相连节点成为悬浮差分有源电感的第一端口正端，上述第二ＰＭＯＳ管的源极、第八ＰＭＯＳ管的漏极和第七ＰＭＯＳ管的栅极的相连节点成为悬浮差分有源电感的第一端口负端；上述第三ＰＭＯＳ管的源极、第九ＰＭＯＳ管的漏极和第十ＰＭＯＳ管的栅极的相连节点成为悬浮差分有源电感的第二端口负端，上述第四ＰＭＯＳ管的源极、第十ＰＭＯＳ管的漏极和第九ＰＭＯＳ管的栅极的相连节点成为悬浮差分有源电感的第二端口正端。上述第一ＰＭＯＳ管、第二ＰＭＯＳ管、第三ＰＭＯＳ管、第四ＰＭＯＳ管、第五ＰＭＯＳ管、第六ＰＭＯＳ管、第七ＰＭＯＳ管、第八ＰＭＯＳ管、第九ＰＭＯＳ管、第十ＰＭＯＳ管的源极和衬底各自相连。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈勇，张莉，张雷，王燕，钱鹤，余志平，
申请(专利权)人：清华大学，
类型：发明
国别省市：11