功率放大器及其功率放大方法技术

本发明专利技术涉及电路领域，公开了一种功率放大器及其功率放大方法。本发明专利技术中，该功率放大器包括第一电感器、第二电感器、电容器、第一MOS晶体管、第二MOS晶体管和电流源，第一电感器和第二电感器都与第一电源连接且形成差分电感器，电容器的第一端子与第一电感器连接而电容器的第二端子与第二电感器连接，第一MOS晶体管的漏极与电容器的第一端子连接，第二MOS晶体管的漏极与电容器的第二端子连接，电流源的第一端子与第一MOS晶体管的源极和第二MOS晶体管的源极连接，电流源的第二端子与第二电源连接，基于偏置电压的输入电流源提供可变电流。本发明专利技术的功率放大器可以减小差分对管的器件尺寸，降低对前级的负载，显著提高功率放大器的整体效率。

【技术实现步骤摘要】

本专利技术涉及电路领域，特别涉及功率放大技术。
技术介绍
传统的非线性功率放大器使用共源共栅结构，其中，在功率放大器的输入和输出之间连接有一组M0S (场效应管)晶体管用于提供输入和输出之间的隔离。但是，由于M0S晶体管组被安置在信号通路上，即在功率放大器的输入和输出之间，这会限制功率放大器的最大输出功率并在信号通路引入电阻元件，从而降低功率放大器的性能。因此，急需开发一种具有改进的性能和最大输出功率的功率放大器。
技术实现思路
根据本专利技术的一实施方式，功率放大器包括第一电感器、第二电感器、电容器、第一M0S晶体管、第二 M0S晶体管和电流源。第一电感器和第二电感器都与第一电源连接。第一电感器和第二电感器形成差分电感器。上述电容器的第一端子与第一电感器连接而电容器的第二端子与第二电感器连接。第一 M0S晶体管的漏极与电容器的第一端子连接。第二M0S晶体管的漏极与电容器的第二端子连接，电流源的第一端子与第一 M0S晶体管的源极和第二 M0S晶体管的源极连接。电流源的第二端子与第二电源连接。基于偏置电压的输入电流源提供可变电流。根据本专利技术的另一实施方式，一种方法包括:通过第一M0S晶体管和第二M0S晶体管接收差分输入电压，其中，第一 M0S晶体管的漏极与电容器的第一端子连接,而第二 M0S晶体管的漏极与电容器的第二端子连接；通过第一电感器、第二电感器和电容器在共振频率下产生高阻抗，其中，电容器的第一端子与第一电感器连接，而电容器的第二端子与第二电感器连接，第一电感器和第二电感器都与第一电源连接，同时，第一电感器和第二电感器形成差分电感器；以及基于偏置电压的输入通过电流源提供偏置电流给第一 M0S晶体管和第二 M0S晶体管，其中，电流源的第一端子与第一 M0S晶体管和第二 M0S晶体管的源极连接，而电流源的第二端子与第二电源连接。【附图说明】本专利技术的非限制性和非详尽的各实施方式将参照下列附图进行说明，其中类似附图标记除详细说明外在各种视图中指示类似部件。图1是本专利技术一实施方式中功率放大器的电路图；图2是本专利技术另一实施方式中功率放大器的电路图；图3是本专利技术另一实施方式中功率放大器的电路图；图4是本专利技术另一实施方式中功率放大器的电路图；图5是本专利技术一实施方式中的方法的流程图。【具体实施方式】现将对本专利技术的各种方面和实例进行说明。下面的描述为全面理解和说明这些实例提供了特定的细节。但是，本领域的技术人员可以理解，即使没有这些细节，也可以实施本专利技术。此外，一些公知结构或功能可能没有被示出或详细描述，以避免不必要地模糊相关说明。图1示出了本专利技术一实施方式中功率放大器10的电路图。该功率放大器10包括第一电感器L1、第二电感器L2、电容器CL、第一 M0S晶体管Ma1、第二 M0S晶体管Ma2和电流源Ics。在图1中，第一 M0S晶体管Mai和第二 M0S晶体管Ma2包括NM0S晶体管。第一电感器L1和第二电感器L2都与第一电源连接。第一电源包括图示为vddPA的正电源电压(Vdd)。第一电感器L1和第二电感器L2形成差分电感器Ld。第一电感器L1和第二电感器L2振幅相同但相位相反。电容CL的第一端子与第一电感器L1连接，而电容器CL的第二端子与第二电感器L2连接。第一 M0S晶体管Mai的漏极与电容器CL的第一端子连接。第二 M0S晶体管Ma2的漏极与电容器CL的第二端子连接。电流源Ics的第一端子与第一 M0S晶体管Mai的源极和第二 M0S晶体管Ma2的源极连接。电流源Ics的第二端子与第二电源连接。在图1中，第二电源包括接地(GND)。电流源基于偏置电压输入vb0，vbl，……vbn提供可变电流。此夕卜，偏置电压输入vbO到vbn可被转换为由偏置电路产生的偏置电压以开启相应的电流源。优选地，也可将其转换为接地以关闭相应的电流源。优选地，第一 M0S晶体管Mai的栅极接收差分输入信号的正电压输入Vip。第二M0S晶体管Ma2的栅极接收差分输入信号的负电压输入Vin。电容器CL的第一端子输出负电压Von。电容器的第二端子输出正电压Vop。图2是本专利技术另一实施方式中功率放大器20的电路图。省略关于图1已经描述的元素的细节。如图2所示，电流源Ics包括电流源M0S晶体管Men, Mcn-1......McO阵列。每个电流源M0S晶体管Men，Mcn-1......McO的漏极与第一 M0S晶体管Mai的源极和第二M0S晶体管Ma2的源极连接。每个电流源M0S晶体管Men，Mcn-1......McO的源极与第二电源GND连接。每个电流源M0S晶体管Men，Mcn-1……McO的栅极被控制为与偏置电压输入连接或与第二电源GND连接。注意在图2中，每个电流源M0S晶体管Mcn，Mcn-l……McO的与相应的偏置电压输入vbO，vbl,……vbn连接。具体地，第一电流源M0S晶体管McO被vbO控制。第二电流源M0S晶体管Mcl被vbl控制。第三电流源M0S晶体管Mc2被vb2控制。第η电流源M0S晶体管Mcn-1被vbn_l控制。第(n+1)电流源M0S晶体管Men被vbn控制。优选地，为了便于控制，偏置电压输入vbn, vbn-1, vbn-2,......vbl, vbO是相等的。当电流源晶体管栅极连接偏置电压输入时，其提供偏置电流给功率放大器20。但是，当电流源晶体管的栅极接地时，没有电流经过电流源晶体管，因此，其不提供任何偏置电流给功率放大器20。因而，电流源Ics提供的偏置电流等于电流源晶体管的栅极连接到偏置电压输入时的电流总和。同时，应注意每个电流源晶体管被单独的偏置电压输入独立控制。例如，利用MCU(Micro Control Unit,微控制单元)实现对电流源晶体管的控制。该MCU的每一位输出对应于电流源。当MCU的第η位输出1时，对应的vbn被提供给第n+1电流源晶体管的栅极。当MCU的第η位输出0时，第(n+1)电流源晶体管的栅极接地。通过这种方式，可获得功率放大器精确的输出功率。参考图1，在操作过程中，第一 M0S晶体管和第二 M0S晶体管作为开关使用。第一M0S晶体管和第二 M0S晶体管被差分输入Vip和Vin驱动。通过电流源提供电流给第一 M0S晶体管Mai和第二 M0S晶体管Ma2。第一 M0S晶体管Mai和第二 M0S晶体管Ma2选择性地打开并选择性地从电流源提供电流给负载CL。这意味着，当第一 M0S晶体管Mai打开时，第二 M0S晶体管Ma2是关闭的，而当第一 M0S晶体管Mai关闭时，第二 M0S晶体管Ma2是打开的。进一步地，电流源Ics控制通过第一 M0S晶体管Mai和第二 M0S晶体管Ma2的电流。进一步地，第一和第二电感器L1、L2与电容器CL在工作频率产生谐振，从而提供高性能的高阻抗以驱动电流给负载。优选地，电流源M0S晶体管阵列根据尺寸以二进制序列排布。M0S晶体管的尺寸包括宽/长比(W/L)。在大规模的M0S工艺中，所有M0S晶体管的长度可以被设置为同一值；因此，M0S晶体管的宽度决定其长/宽比。电流源M0S晶体管根据尺寸以二进制序列排布的一个实例是第一电流源晶体管McO的宽/长(W/L)为1，第二电流源晶体管Mcl的宽/长(W/L)为2，第三电流源晶体本文档来自技高网...

【技术保护点】
一种功率放大器，其特征在于，该功率放大器包括：第一电感器和第二电感器，所述第一电感器和第二电感器都与第一电源连接，所述第一电感器和第二电感器形成差分电感器；电容器，该电容器的第一端子与所述第一电感器连接，且该电容器的第二端子与所述第二电感器连接；第一MOS晶体管，该第一MOS晶体管的漏极与所述电容器的第一端子连接；第二MOS晶体管，该第二MOS晶体管的漏极与所述电容器的第二端子连接；电流源，该电流源的第一端子与所述第一MOS晶体管的源极和所述第二MOS晶体管的源极连接，且该电流源的第二端子与第二电源连接，且该电流源被配置为基于偏置电压输入提供可变电流。

【技术特征摘要】

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：博通集成电路上海有限公司，
类型：发明
国别省市：上海;31