刚挠性电路板以及其电子设备制造技术

提供一种刚挠性电路板以及其电子设备，该刚挠性电路板包括：具有第一导体图案的挠性印刷电路板（１３）以及具有第二导体图案（１１８、１４３）的刚性印刷电路板（１１、１２），该刚挠性电路板包括：绝缘层（１１１、１１３），其分别覆盖挠性印刷电路板的至少一部分以及刚性印刷电路板的至少一部分，并使挠性印刷电路板的至少一部分暴露；第一连接端子（１７８），其用于将刚挠性电路板安装到母板上；第二连接端子（１７９），其用于将电子部件安装到刚挠性电路板上。并且，第二导体图案形成于上述绝缘层上，第一导体图案与第二导体图案通过贯通上述绝缘层的镀覆膜连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种一部分由挠性基板构成的可弯曲的刚挠性电路板以及使用了该 刚挠性电路板的电子设备。
技术介绍
已知在以往的电子设备中，安装有电子部件的刚性基板被密封到任意的封装 (PKG)内，例如通过销连接、焊锡连接而被安装到母板上。如图23所示，例如在专利文献1 中公开了一种结构(mid-air highway structure 空中高速公路结构)作为安装到母板 1000上的多个刚性基板1001、1002相互电连接的结构，利用设置于各刚性基板1001、1002 的表面上的连接器1004a、1004b来连接挠性基板1003，借助该挠性基板1003使这些刚性基 板1001、1002以及安装在这些刚性基板1001、1002的表面上的电子部件1005a、1005b相互 电连接。专利文献1 日本特许公开2002-350974号公报在专利文献1所述的刚挠性电路板中，由于刚性基板1001、1002与挠性基板1003 通过连接器1004a、1004b连接，因此在由于摔落等受到冲击等情况下有可能在连接器 1004a、1004b的部分产生接触不良。详细地说，连接器1004a、1004b受到冲击而成为要脱落 的状态(半脱落的状态)或者完全脱落，由此有可能产生接触不良。因此，专利文献1所述 的刚挠性电路板在可靠性、尤其是连接可靠性这方面需要改进。
技术实现思路
本专利技术是鉴于上述情形而完成的，目的在于提供一种可靠性、尤其是连接可靠性 较高的刚挠性电路板以及其电子设备。另外，本专利技术的另一目的在于提供一种具有良好的 电特性的刚挠性电路板以及其电子设备。本专利技术的第一技术方案的刚挠性电路板包括具有第一导体图案的挠性印刷电路 板、具有第二导体图案的刚性印刷电路板，其特征在于，该刚挠性电路板包括绝缘层，其分 别覆盖上述挠性印刷电路板的至少一部分以及上述刚性印刷电路板的至少一部分，并使上 述挠性印刷电路板的至少一部分暴露；第一连接端子，其用于将上述刚挠性电路板安装到 母板上；第二连接端子，其用于将电子部件安装到上述刚挠性电路板上，其中，上述第二导 体图案形成于上述绝缘层上，上述第一导体图案与上述第二导体图案通过贯通上述绝缘层 的镀覆膜(Plated Metallic Layer)连接。上述刚挠性电路板可以构成为部分刚挠性电路板。上述刚挠性电路板可以构成为，上述刚性印刷电路板配置在上述挠性印刷电路板 的水平方向上。本专利技术的第二技术方案的电子设备包括母板、刚挠性电路板，该电子设备的特征 在于，上述刚挠性电路板包括挠性印刷电路板，其具有第一导体图案；刚性印刷电路板， 其具有第二导体图案；绝缘层，其分别覆盖上述挠性印刷电路板的至少一部分和上述刚性印刷电路板的至少一部分，并使上述挠性印刷电路板的至少一部分暴露，其中，上述第二导 体图案形成于上述绝缘层上，上述第一导体图案与上述第二导体图案通过贯通上述绝缘层 的镀覆膜连接，在上述母板的表面安装有至少一个上述刚挠性电路板，在上述刚性印刷电 路板的表面安装有至少一个上述电子部件。上述电子设备可以构成为，在上述刚性印刷电路板的表面安装有多个电子部件， 上述多个电子部件通过由上述第一导体图案和上述第二导体图案构成的信号线相互电连 接，上述刚挠性电路板具有用于使基板两面的导体图案相互电连接的通孔，在上述第一导 体图案和上述第二导体图案中至少上述信号线通过回避上述通孔的路径来使上述多个电 子部件相互电连接。 上述电子设备可以构成为，由上述第二导体图案形成电源线，该电源线从上述母 板向上述多个电子部件供给电力，在上述第二导体图案中至少上述电源线经过上述通孔将 电力提供给上述多个电子部件。本专利技术的第三技术方案的电子设备具有刚挠性电路板，该电子设备的特征在于， 上述刚挠性电路板包括挠性印刷电路板，其具有第一导体图案；刚性印刷电路板，其具有 第二导体图案；绝缘层，其分别覆盖上述挠性印刷电路板的至少一部分和上述刚性印刷电 路板的至少一部分，并使上述挠性印刷电路板的至少一部分暴露，其中，上述第二导体图案 形成于上述绝缘层上，上述第一导体图案与上述第二导体图案通过贯通上述绝缘层的镀覆 膜连接，在上述刚性印刷电路板的表面安装有至少一个上述电子部件，在上述刚挠性电路 板上形成有连接端子，该连接端子用于将上述刚挠性电路板安装到母板上。本专利技术的第四技术方案的电子设备具有刚挠性电路板，该电子设备的特征在于， 上述刚挠性电路板包括挠性印刷电路板，其具有第一导体图案；刚性印刷电路板，其具有 第二导体图案；绝缘层，其分别覆盖上述挠性印刷电路板的至少一部分和上述刚性印刷电 路板的至少一部分，并使上述挠性印刷电路板的至少一部分暴露，其中，上述第二导体图案 形成于上述绝缘层上，上述第一导体图案与上述第二导体图案通过贯通上述绝缘层的镀覆 膜连接，上述刚性印刷电路板内置有至少一个上述电子部件，在上述刚性印刷电路板的表 面安装有至少一个上述电子部件，在上述刚挠性电路板上形成有连接端子，该连接端子用 于将上述刚挠性电路板安装到母板上。将日本特许公开2002-350974号公报所述的内容编入(incorporated)本申请。根据本专利技术，能够提供一种可靠性、尤其是连接可靠性较高的刚挠性电路板以及 其电子设备。另外，还能够提供一种具有良好的电特性的刚挠性电路板以及其电子设备。附图说明图IA是本专利技术的一个实施方式的刚挠性电路板的侧视图。图IB是本专利技术的一个实施方式的刚挠性电路板的俯视图。图2是挠性基板的剖视图。图3是刚挠性电路板的剖视图。图4是图IA的局部放大图。图5是本专利技术的一个实施方式的电子设备的剖视图。图6是用于说明从多个产品共用的薄片(wafer)切割出挠性基板的工序的图。图7是用于说明从多个产品共用的薄片切割出第一和第二绝缘层的工序的图。图8是用于说明从多个产品共 用的薄片切割出隔板的工序的图。图9是用于说明制作刚性基板的芯的工序的图。图IOA是用于说明形成第一层的工序的图。图IOB是用于说明形成第一层的工序的图。图IOC是用于说明形成第一层的工序的图。图IOD是用于说明形成第一层的工序的图。图IOE是用于说明形成第一层的工序的图。图IOF是用于说明形成第一层的工序的图。图IlA是用于说明形成第二层的工序的图。图IlB是用于说明形成第二层的工序的图。图IlC是用于说明形成第二层的工序的图。图IlD是用于说明形成第二层的工序的图。图12是用于说明从多个产品共用的薄片切割出第三和第四上层绝缘层的工序的 图。图13A是用于说明形成第三层的工序的图。图13B是用于说明形成第三层的工序的图。图13C是用于说明形成第三层的工序的图。图13D是用于说明形成第三层的工序的图。图14A是用于说明形成第四层的工序的图。图14B是用于说明形成第四层的工序的图。图14C是用于说明形成第四层的工序的图。图14D是用于说明形成第四层的工序的图。图14E是用于说明形成第四层的工序的图。图15A是用于说明使挠性基板的一部分(中央部)暴露的工序的图。图15B是表示使挠性基板的中央部暴露后的状态的图。图15C是表示去掉残留的铜之后的状态的图。图16是用于说明电子设备的变形例的图。图17是用于说明电子设备的变形例的图。图18是用于说明电子设备的变形例的图。图19是用于说明电子设备本文档来自技高网...

【技术保护点】
一种刚挠性电路板，该刚挠性电路板包括：具有第一导体图案的挠性印刷电路板以及具有第二导体图案的刚性印刷电路板，其特征在于，该刚挠性电路板包括：绝缘层，其分别覆盖上述挠性印刷电路板的至少一部分以及上述刚性印刷电路板的至少一部分，并使上述挠性印刷电路板的至少一部分暴露；第一连接端子，其用于将上述刚挠性电路板安装到母板上；第二连接端子，其用于将电子部件安装到上述刚挠性电路板上，其中，上述第二导体图案形成于上述绝缘层上，上述第一导体图案与上述第二导体图案通过贯通上述绝缘层的镀覆膜（Ｐｌａｔｅｄ　Ｍｅｔａｌｌｉｃ　Ｌａｙｅｒ）连接。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：匂坂克己，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP