一种设备，包括第一管芯，第一管芯包括多个导电穿衬底通孔（ＴＳＶ）；以及多个第二管芯，每个所述第二管芯包括多个耦合到所述第一管芯的ＴＳＶ的触点，所述多个第二管芯被设置成总体上包括近似等于所述第一管芯的表面面积的表面面积。一种方法，包括在第一管芯上设置多个第二管芯，使得所述多个第二管芯总体上包括近似等于所述第一管芯的表面面积的表面面积；以及将多个第二器件电耦合到多个第一管芯。一种系统包括电子设备，该电子设备包括印刷电路板和模块，该模块包括第一管芯，该第一管芯包括多个ＴＳＶ；以及设置所述多个第二管芯，以总体上包括近似等于第一管芯的表面面积的表面面积。
【技术实现步骤摘要】
【国外来华专利技术】
集成电路封装
技术介绍
人们正在努力对芯片或管芯进行叠置以提高性能，而不会占据印刷电 路板上的更多空间(例如更多表面面积)。这特别受到对复杂手机、智能电 话和其它移动装置的需求的驱动。芯片制造商己经在相连集成电路结构或 叠置体中组合了动态和静态随机存取存储器(DRAM和SRAM)、闪速存储器 和其它存储器，但在历史上一直受到连接芯片的布线(例如引线键合)对 空间的更大需求的制约。芯片或管芯叠置技术将两个或更多管芯键合到一 起，以形成连接集成电路结构。可以利用沿着叠置体的侧面的互连布线或 管芯间界面处的金属通孔将芯片或管芯连接在一起。一种用于芯片或管芯叠置的通用方法被称为面对面键合。在这种配置 中，例如，两个相应管芯的器件侧面被叠置，使其器件侧面彼此面对，且 金属通孔电连接管芯间界面处的管芯。在面对面键合的相连集成电路结构 的一种表示中，以面对面键合配置将中央处理单元(CPU)或逻辑管芯和存 储器管芯(例如SRAM或DRAM管芯)叠置在一起。可以将热沉附着到CPU 或逻辑管芯体上，并利用附着到存储器管芯体的凸块技术形成通往封装或 电路板的电源和输入/输出(I/O)连接。可以使用穿硅通孔(TSV)来穿过 存储器管芯并连接到金属管芯间界面。在以上范例中，由于穿硅通孔穿过第二管芯(例如存储器管芯)的存 储器的有源硅区域，因此必须在电路中分配足够大的区域来允许穿硅通孔 通过。由于功率传输的需要，这些通孔通常可能大于(大于10倍的)给定 工艺的最小设计规则。通过穿硅通孔供应用于两个管芯的功率。功率需求 将要求每个凸块触点大约一个穿硅通孔。在倒装芯片封装中，通常在整个 二维管芯上以宽间隔的均匀图案设置凸块，从而允许顶部金属层上存在大量均匀的电源和接地连接。这需要设计第二管芯(例如存储器管芯)中的 电路，从而为这些通孔提供与相邻几何结构的适当间距。这意味着，需要 对第二管芯进行定制设计，以严格匹配第一管芯的通孔要求。另一种键合配置是面对背键合配置。以CPU管芯和存储器管芯为例，在面对背键合配置中，可以交换两个管芯的位置。例如，将利用标准凸块技术以典型方式将第一管芯(CPU管芯)信号和电源连接附着到封装。将利用穿硅通孔使第二管芯(例如存储器管芯)的电源和信号连接穿过第一管芯。存储器管芯的功率需求通常比CPU或逻辑管芯低得多，因此，需要穿 过第一管芯(例如CPU管芯)的穿硅通孔数量少得多，且不需要在管芯上 均匀间隔开。这使得CPU管芯的设计和布局受到第二管芯的三维键合的影响小得多。附图说明通过以下详细描述、所附权利要求和附图，各实施例的特征、方案和优点将变得更加透彻明白，附图中图1示出了相连集成电路结构的顶部分解图，该结构包括第一管芯和 被设置成占据第一管芯的表面区域的多个单个化或未单个化的管芯。图2示出了图1的结构的顶部侧视图，并示出了与每个第二管芯相关联的键合焊盘。图3示出了取自线3-3'的侧视图。图4示出了取自线3-3'的图2的结构，并示出了重新分布层，该重新分布层将第二管芯上的触点与第一管芯上的穿硅通孔电连接。 图5示出了第一管芯表面的实施例。图6示出了相连集成电路结构的另一个实施例，该相连集成电路结构 包括第一管芯和多个第二管芯。图7示出了形成相连集成电路结构的方法的实施例的流程图。图8示出了作为台式计算机的一部分的电子组件的示意性侧视图。具体实施例方式图1-3示出了相连集成电路结构实施例的不同视图，该相连集成电路6结构包括第一管芯110以及电连接在管芯110上的若干单个化或未单个化 的第二管芯210。管芯110例如是CPU或逻辑管芯。在一个实施例中，管芯 210 (个体管芯210A、管芯210B、管芯210C和管芯210D的统称)为存储 器管芯(例如SRAM、 DRAM)或其它管芯或不同管芯(例如逻辑和存储器) 的组合。由管芯210代表的多个管芯总体上具有近似等于或匹配第一管芯 110的尺寸(表面面积)的管芯尺寸(表面面积)。典型地，作为CPU或逻 辑管芯的管芯110可以具有例如400平方毫米(mm2)的表面面积。在该范 例中，管芯210 (管芯210A、管芯210B、管芯210C、管芯210D)中的每个 管芯具有100咖2的表面面积，使得管芯210占据的总表面面积也是400鹏2。 在管芯210为诸如DRAM的存储器结构时，可以选择管芯，使得管芯总体上 构成DRAM密度和管芯尺寸的可接受的匹配。对于密度而言，根据管芯数量 为如图所示的四个的当前技术，DRAM管芯尺寸可以是一吉字节(Gb)。或者， 对于较小容量的DRAM (例如512千字节(Kb)或256Kb)而言，管芯210 的数量可以更大(例如，对于512Kb而言，八个管芯，每个管芯60mm2 (480mm2))。图1示出了管芯210的两个范例。在一个范例中，将管芯210 (管芯 210A、管芯210B、管芯210C和管芯210D)中的每一个单个化并组装成管 芯110上的不同单元。或者，可以将多个管芯划线成单个单元并附着到管 芯IIO。管芯或晶片形式的存储器管芯(例如SRAM、 DRAM)是容易获得的。在 引线键合应用中普遍使用这些管芯。代表性地，这些管芯中的每个可以具 有4-32个I/O以及电源键合焊盘。通常将这些键合焊盘设置成通过管芯中 心的窄的一到两个键合焊盘宽的列。图2示出了管芯210 (例如管芯210A、 管芯210B、管芯210C和管芯210D)，其具有通过每个管芯中心的两个键合 焊盘宽的键合焊盘列220 (以鬼线示出，以表示键合焊盘位于所观察管芯的 相对表面上)。在一个实施例中，管芯110可以是多内核处理器。多内核处理器一般 具有一个物理处理器中的多个完整执行内核，每个执行内核都在相同频率 下运行。每个内核通常共享相同的封装。参考图1，管芯iio可以是例如双 内核处理器、四内核处理器(如图中所示)或更多内核处理器。在一个实施例中，以面对背键合配置连接管芯110和管芯210。参考图 3，管芯110具有形成于其中的若干穿硅通孔(TSV) 130。穿硅通孔130包 括穿过其的导电材料，例如铜，用于将封装310上的管芯110和/或触点320 连接到管芯210 (如图所示的管芯210C和管芯210D)上的触点(例如键合 焊盘)。图3示出管芯110，其具有器件侧120，该器件侧120与封装310 相邻，并利用延伸穿过管芯110 (从器件侧延伸到背侧(表面125))的穿 硅通孔130而耦合到封装310。可以将诸如铜等的导电材料的穿硅通孔作为 用于制造管芯110的处理步骤的一部分加以形成。通过这种方式，可以对 穿硅通孔130进行构图，以与第二管芯的接触焊盘220 (参见图2)对准。 图3示出了从电触点320 (例如键合焊盘上的焊料凸块)延伸到第二管芯 210C和210D的键合焊盘220的穿硅通孔130。可以通过设置管芯210，使 得每个管芯的器件侧(键合焊盘侧)设置于管芯110的背侧上。图3还示 出了连接到管芯210的背侧的热沉410。在一些实施例中，与管芯110相关联的穿硅通孔将不与管芯210的触 点(例如键合焊盘)对准。在这种情况下，可以在管芯110的背侧或管芯 210的器件侧上对例如金属(例如铜)层的导电重新分布层进行构图。这种 重本文档来自技高网...
【技术保护点】
一种设备，包括： 第一管芯，其包括多个导电穿衬底通孔（ＴＳＶ），所述第一管芯包括表面面积；以及 多个第二管芯，每个所述第二管芯包括耦合到所述第一管芯的所述ＴＳＶ的多个触点，所述多个第二管芯被设置成总体上包括近似等于所述第一管芯的 表面面积的表面面积。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：P里德，B布莱克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。