用于保护高速接口的阻抗补偿ＥＳＤ电路及使用其的方法技术

本文描述的设备和方法的实施例提供一种集成的ＥＳＤ／ＥＯＳ保护方案，其简化用于信号完整一致性的系统ＰＣＢ设计。作为提供该方案的一部分，其也期望实现改进的ＥＳＤ／ＥＯＳ保护以及改进的ＰＣＢ布线。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于保护高速接口的阻抗补偿ESD电路及使用其的方法。
技术介绍
许多公司目前都有配置有多个高速1/0界面的电子系统处于开发中。这些系统和 接口必须满足多个工业标准信号完整规范，例如，以HDMI标准为例，有HDMI —致性规范。此 外，还有工业广泛的ESD/E0S (电过载)耐久等级。许多这些系统的目标信号完整需求确保 系统可通过BERT测试、眼图波罩或被动式TDR传输线分析的互操作性。图1示出了执行ESD/E0S保护的传统系统的一个简化的例子。注意，下面示出的 系统可使用典型的分路型ESD钳位或串联型ESD保护，其中信号从一侧进入并从另一侧几 何相同地出去。这些高速应用的目的是包括ESD保护而不沿着从连接器(P1)至接收机或 发射机ASIC(DUP)的传输线插入明显的阻抗不连续。传统系统具有保护下的器件(DUP)和测试下的器件(DUT)，其中具有ESD产品使 DUT与DUP并联的“分路机构”。在具有二极管的传统ESD结构中，一端连接到信号线且另 一端接地。所以，在这样的结构中，该ESD 二极管总是与DUP并联。在这些现有器件中，例 如来自CMD的CM1213，D本文档来自技高网...

【技术保护点】
一种用于传输信号和放电与ＥＳＤ事件相关联的ＥＳＤ事件脉冲至地以保护处于保护下的器件的系统，所述系统包括：印刷电路板，其具有传输信号的ＰＣＢ迹线，所述ＰＣＢ迹线由相互电隔离的第一线部分和第二线部分形成；以及静电放电保护器件，其安装在所述印刷电路板上以保护该处于保护下的器件不受ＥＳＤ事件损害，并用于从所述第一线部分传输信号至所述第二线部分，所述静电放电保护器件包括器件寄生，该器件寄生具有与ＰＣＢ迹线电感／电容比匹配的电感／电容比，所述静电放电保护器件进一步包括：集成半导体，所述集成半导体包括：输入台，其适于电耦合至所述印刷电路板的第一线部分，接收所述信号和与所述ＥＳＤ事件相关联的ＥＳＤ事件脉冲；输...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：JC邓尼胡，R基蒙托，
申请(专利权)人：加利福尼亚微型装置公司，
类型：发明
国别省市：US[美国]