快闪存储器中的错误扫描制造技术

各种实施例包括用以在满足用于扫描的条件时扫描存储器装置的至少一部分的方法、设备和系统。所述条件可取决于读取操作的数目、写入操作的数目、时间等中的一者或一者以上。揭示包括额外方法、设备和系统的其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及非易失性存储器装置，包括管理快闪存储器装置中的信息。
技术介绍
例如快闪存储器装置的非易失性存储器装置用以存储数据或信息。快闪存储器装 置驻留在许多计算机和电子装置中，例如，蜂窝式电话、数码相机、数字音频播放器和数字 记录器。快闪存储器装置还可用作便携式存储装置，例如便携式通用串行总线(USB)快闪 驱动器或“拇指”驱动器。在一些情况下，快闪存储器装置可替代计算机和其它电子装置或 系统中的常规磁性硬盘驱动器。快闪存储器装置将信息存储于通常形成于半导体芯片中的许多存储器单元中。快 闪存储器装置通常具有用以将信息存储于单元中的编程或写入操作，用以从单元读取信息 的读取操作，以及用以从单元擦除或删除信息的擦除操作。在一些情况下，潜在错误可出现在存储于快闪存储器装置中的信息中。如果潜在 错误未被检测到，则信息可变得不可用。因此，需要用以检测快闪存储器装置中的信息中的 潜在错误的方法、设备和系统。附图说明图1展示根据本专利技术的一实施例的包括存储器装置的系统的框图。图2展示根据本专利技术的一实施例的存储器装置的框图。图3为根据本专利技术的一实施例的针对错误进行扫描的方法的流程图。0010]图4为展示图2的存储器装置的错误率与读取操作的数目之间的关系的图表。图5展示根据本专利技术的一实施例的网络系统的框图。具体实施例方式图1展示根据本专利技术的一实施例的系统100的框图。系统100可驻留在例如计算 机、蜂窝式电话或数码相机等电子系统中。如图1所示，系统100可包括具有带存储器单元 104的存储器阵列102的存储器装置101以存储信息。所述信息可包括来自用户的数据和 由系统100产生的控制数据中的至少一者。系统100还可包括存储器控制器103来控制存 储器装置101与处理器106之间经由一个或一个以上接口或总线105和总线107的通信。系统100可进一步包括管理组件119，其可参与针对存储于存储器装置101中的 信息中的潜在错误而扫描存储器装置101并校正所述错误。如上所述，未检测到的潜在错 误可变得不可用。在系统100中，在信息变得不可用之前针对潜在错误而扫描存储器装置101且接着校正所述错误可减小总错误率，或避免不可用的信息，或此两者。管理组件119可包括监视单元131，其用以通过监视总线105、107或两者上的信号来追踪去往存储器阵列和来自存储器阵列的存取的数目。举例来说，监视单元131可包括 至少一个计数器151，以对存储器装置101中的读取操作或写入操作的数目进行计数。管理 组件119还可包括存储单元132，以存储可用于系统100的错误扫描活动中的一个或一个以 上值。存储单元132可包括存储电路元件，例如只读存储器(ROM)存储元件、电可擦除可编 程ROM(EEPROM)和寄存器电路。管理组件119还可包括计时器133，其可包括用以跟踪时间 的实时时钟。管理组件119还可包括错误校正单元134，以校正可能在存储于存储器装置 101中的信息中发现的错误。错误校正单元134可包括用以基于与所述存储信息相关联的 错误校正码(ECC)数据而校正错误的错误校正电路。可基于例如汉明码(Hamming code)、 里德_所罗门码(Reed-Solomon code)和BCH码(博斯-雷查德胡里-霍昆格姆码(Bose， Ray-Chaudhuri, Hocquenghem code))的码而产生 ECC 数据。在图1中，箭头141、142和143指示整个管理组件119可驻留在存储器装置101、 存储器控制器103和处理器106中的仅一者中，或管理组件119的若干部分可分散于存储 器装置101、存储器控制器103和处理器106中的至少两者中。管理组件119可包括软件 程序指令、固件、硬件或其组合。管理组件119中的固件的一实例包括基本输入输出系统 (BIOS)电路或类似于电子系统的BIOS电路的电路。管理组件119中的硬件的一实例包括 电路元件，例如触发器电路、寄存器电路、状态机电路和其它电路元件。图1的存储器装置101可包括非易失性存储器装置，例如快闪存储器装置。处理 器106可包括通用处理器(例如，用于计算机中的处理器)或专用集成电路或ASIC(例如， 用于蜂窝式电话或数码相机中的处理器)。存储器装置101和存储器控制器103可由同一 半导体裸片形成且封闭在同一半导体封装或芯片中。存储器装置101和存储器控制器103 还可由单独的半导体裸片形成且封闭在单独的半导体封装或单独的芯片中。在一些实施例 中，可省略存储器控制器103，且存储器装置101和处理器106可经由总线105和107中的 一者或两者那个此通信。在一些实施例中，存储器装置101可包括图2的存储器装置。图2展示根据本专利技术的一实施例的存储器装置201的框图。存储器装置201可包 括具有布置在行和列中的单元204的存储器阵列202。行解码器206和列解码器208可响 应于地址寄存器213且基于线路或端子240上的行地址和列地址信号来存取单元204。存 取单元204可包括将信息写入到单元204或从单元204读取信息。数据输入/输出电路 214可在单元204与端子240之间传递信息。存储器装置201的端子240和端子241可耦 合到接口或总线，例如图1的总线105和107。端子240和241可包括存储器装置101的外 部端子(例如，位于含有存储器装置101的芯片或半导体封装外的端子)。可基于端子241 上所提供的读取命令(或指示读取操作的信号)执行读取操作。可基于端子241上所提供 的写入命令(或指示写入操作的信号)执行写入操作。通过监视端子240和241上的活动 (例如信号的传递)，存储器装置201可追踪或确定对整个存储器阵列202或在个别块中执 行的读取操作和写入操作的数目。控制电路216可基于端子240和241上的信号来控制存储器装置201的操作。存储器装置201的操作可包括用以将信息写入或编程到单元204中的写入操作，用以从单元 204读取信息的读取操作，和用以从单元204擦除信息的擦除操作。可结合存储器装置201中的各种活动(例如，针对存储于单元204中的信息中的错误进行扫描)而执行存储器装 置201的写入操作、读取操作和擦除操作。控制电路216可包括管理组件219，其可包括图1的管理组件119的一实施例。在 一些实施例中，图2的管理组件219可包括比图1的管理组件119少的电路元件。举例来 说，图2的管理组件219可省略错误校正单元，例如图1的错误校正单元134。在图2中，存 储器装置201的管理组件219可参与针对潜在错误而扫描存储器阵列202中的单元204。 管理组件219还可参与校正所述错误。存储器阵列202可包括存储器块211和212，页(或单元行)221、222、223和224， 和区段231、232、233、234、235、236、237和238。如图2所示，块211和212中的每一者可包 括多个页，每一页可包括多个区段，且每一区段可包括多个单元。块211和212可被称为快 闪存储器装置的擦除块。为了清楚起见，图2展示存储器阵列202中的两个块、每一块中的 两个页、每一页中的两个区段和每一区段中的两个单元的一实例。在一些本文档来自技高网...

【技术保护点】
一种方法，其包含：在满足用于扫描的条件时，针对存储于快闪存储器装置中的信息中的错误进行扫描，其中所述用于扫描的条件是基于对所述存储器装置的单元的存取数目和在将所述信息存储于所述存储器装置中后经过的时间量中的至少一者。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：威廉H拉德克，彼得S菲利，西亚马克内马齐，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]