层叠型半导体器件制造技术

本发明专利技术提供一种层叠型半导体器件，可以使热分散提高，进一步提高散热效率。本发明专利技术是层叠有多个半导体芯片（２０－１、２０－２）、该半导体芯片各自具有至少一个电路区域的层叠型半导体器件（１００），按照伴随着电路区域的驱动从电路区域中放出的热被分散的方式，配置电路区域。在上述层叠型半导体器件（１００）中，还具备将从电路区域中放出的热散出的散热部（５０），按照使多个电路区域中的每单位面积的放热量越多的区域与散热部之间的热阻越小的方式，配置电路区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种层叠半导体元件而成的层叠型半导体器件。而且，本申请与下述 的日本申请相关。对于承认参照文献的引用的指定国，将下述的申请中记载的内容通过参 照援引到本申请中，作为本申请的一部分。日本特愿2007-196767申请日2007年07月27日日本特愿2007-325604申请日2007年12月18日
技术介绍
近年来，移动电话、个人电脑等电子设备的小型化、薄型化及轻质化不断推进，与 之相伴，对电子部件的小型化、高性能化或多功能化的要求日益增加。此种潮流中，半导体 器件也向着半导体器件的小型化、小设置面积、高性能化或多功能化发展。特别是在存储器 IC中，对大记录容量化、小型轻质化及低成本化的要求很高，考虑过各种各样的存储器IC 的封装结构、安装结构。例如如专利文献1所示，对于搭载有存储器IC的封装，出于进一步推进大容量化 的目的，将具有存储功能的芯片层叠为三维的半导体封装的产品化正在不断发展中。另外，如专利文献2所示，现在，还增加了使1个封装具有存储功能和逻辑功能的 半导体器件封装的要求。出于使1个封装具有存储功能和逻辑功能的目的，有将在薄型的 布线基板上分别倒装式安装了存储器IC和逻辑IC的封装层叠在基底基板上而实现多功能 化的方法。由于采取的是将存储器IC和逻辑IC被单独地安装的封装层叠的结构，因此可以 利用所层叠的存储器IC及逻辑IC的品种的变更来很容易地应对用户间的要求功能的差 别，具有半导体封装的开发期间短的优点。由此可以预想，将具有存储功能的IC和具有逻 辑功能的IC层叠后的结构来推进今后的混载有存储功能和逻辑功能的半导体封装的开 发。专利文献1 美国专利第7115967号说明书专利文献2 日本特开2006-032379号公报如果是上述的层叠型半导体器件，则会有如下所示的问题。即，将存储器IC层叠 几层而实现了大记录容量化的封装因存储器电路的放热的散逸场所变少，热对策成为问 题。此外，在将混载有存储功能和逻辑功能的半导体封装用三维层叠结构来实现的情况下， 可以预想，半导体元件会因放热比存储器IC高一个数量级以上的逻辑IC的动作时所产生 的热量而使之高温化。如果半导体封装的散热不够充分，就会在运算处理中产生时间差，有可能导致半 导体封装的误动作。另外，因构成半导体封装的硅(Si)及绝缘体等材料的热膨胀的差别， 即使是均等的温度上升，也会在半导体封装内产生热应力，而如果在放热区域产生温度不 均，则热应力会进一步变大，从而导致有可能热变形或封装内的IC元件因热应力而破损的 问题。此外，作为半导体封装的温度状态监视的方法，一般来说采用如下的方法，S卩，以 来自安装于半导体封装附近的温度传感器的温度信息为基础，进行散热风扇的旋转控制。 利用该方法，无法进行考虑到三维层叠结构内部的温度分布的极为细小的热控制。由此，对 于今后热问题越来越受到重视的三维层叠型的半导体封装，温度管理变得非常重要。
技术实现思路
所以，本专利技术的目的在于，提供一种层叠型半导体器件，即使是将半导体元件三维 地层叠而构成的层叠型半导体器件，也可以提高热分散，进一步提高散热效率。为了实现解决上述问题的目的，本专利技术的层叠型半导体器件如下所示地构成。第一观点的层叠型半导体器件是层叠有多个半导体芯片、该半导体芯片各自具有 至少一个电路区域的层叠型半导体器件，按照使伴随着上述电路区域的驱动从上述电路区 域中放出的热分散的方式，配置上述电路区域。由于利用该构成，可以抑制由层叠型半导体器件的放热造成的内部的温度上升， 并且将热分布的不均抑制得较低，因此可以防止误动作或者防止半导体器件自身的热变形 或元件的破损等。第二观点的层叠型半导体器件是层叠有多个半导体芯片、该半导体芯片各自具有 至少一个电路区域的层叠型半导体器件，在多个上述半导体芯片的至少一个中具备在时间 上被重复地驱动的多个上述电路区域，该多个电路区域被相互分离地配置。由于在该构成中，也可以抑制由层叠型半导体器件的放热造成的内部温度的上 升，并且将热分布的不均抑制得较低，因此可以防止误动作或者防止半导体器件自身的热 变形或元件的破损等。第三观点的层叠型半导体器件是层叠有多个半导体芯片、该半导体芯片各自具有 至少一个电路区域的层叠型半导体器件，在多个上述半导体芯片的至少一个中相互接触地 配置有在时间上被重复地驱动的多个上述电路区域，该多个电路区域被配置为，至少一部 分沿着相互的界面互相错开。由于在该构成中，也可以抑制由层叠型半导体器件的放热造成的内部温度的上 升，并且将热分布的不均抑制得较低，因此可以防止误动作或者防止半导体器件自身的热 变形或元件的破损等。第四观点的层叠型半导体器件是层叠有多个半导体芯片、该半导体芯片各自具有 至少一个电路区域的层叠型半导体器件，作为多个上述半导体芯片中的一个的第一半导体 芯片具备被驱动的第一电路区域，作为多个上述半导体芯片中的一个且与上述第一半导体 芯片接触地配置的第二半导体芯片具备与上述第一电路区域在时间上重复地驱动的第二 电路区域，上述第一电路区域和上述第二电路区域被相互分离地配置。由于在该构成中，也可以抑制由层叠型半导体器件的放热造成的内部的温度上 升，并且将热分布的不均抑制得较低，因此可以防止误动作或者防止半导体器件自身的热 变形或元件的破损等。第五观点的层叠型半导体器件是层叠有多个半导体芯片、该半导体芯片各自具有 至少一个电路区域的层叠型半导体器件，作为多个上述半导体芯片中的一个的第一半导体 芯片具备被驱动的第一电路区域，作为多个上述半导体芯片中的一个且与上述第一半导体芯片接触地配置的第二半导体芯片具备被与上述第一电路区域在时间上重复地驱动的第 二电路区域，上述第一电路区域及上述第二电路区域被配置为，至少一部分沿着相互的界 面互相错开。由于在该构成中，也可以抑制由层叠型半导体器件的放热造成的内部温度的上 升，并且将热分布的不均抑制得较低，因此可以防止误动作或者防止半导体器件自身的热 变形或元件的破损等。第六观点的层叠型半导体器件是层叠有多个半导体芯片、该半导 体芯片各自具有 至少一个电路区域的层叠型半导体器件，作为多个上述半导体芯片中的一个的第一半导体 芯片具备被驱动的第一电路区域，作为多个上述半导体芯片中的一个的第二半导体芯片具 备第二电路区域，并具备非放热区域，上述第二电路区域与上述第一电路区域沿芯片层叠 方向重叠地配置，与上述第一电路区域在时间上重复地驱动，上述非放热区域配置于上述 第一电路区域与上述第二电路区域之间。由于在该构成中，也可以抑制由层叠型半导体器件的放热造成的内部温度的上 升，并且将热分布的不均抑制得较低，因此可以防止误动作或者防止半导体器件自身的热 变形或元件的破损等。第七观点的层叠型半导体器件是层叠有多个半导体芯片、该半导体芯片各自具有 至少一个电路区域的层叠型半导体器件，具备控制电路，其按照使伴随着上述电路区域的 驱动从上述电路区域中放出的热分散的方式，控制上述电路区域的驱动。利用该构成，由于控制电路是按照将伴随着电路区域的驱动从电路区域中放出的 热分散的方式进行控制，因此可以将由层叠型半导体器件的放热造成的层叠结构的内部的 热分布抑制得较低。由此，就可以防止误动作或者防止半导体器件自身的热变形或元件的本文档来自技高网...

【技术保护点】
一种层叠型半导体器件，是层叠有多个半导体芯片、该半导体芯片各自具有至少一个电路区域的层叠型半导体器件，其特征在于，按照伴随着所述电路区域的驱动从所述电路区域中放出的热被分散的方式，配置所述电路区域。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：冈本和也，菅谷功，
申请(专利权)人：株式会社尼康，
类型：发明
国别省市：JP[日本]