本发明专利技术方面大体来说提供一种使用多腔室工艺系统来处理基材的设备及方法，其适用于处理基材并分析在基材上执行的工艺结果。在本发明专利技术一方面中，使用一或多个分析步骤及／或预清洁步骤来降低等候时间对组件产率的影响。在本发明专利技术一方面中，使用一系统控制器及一或多个分析腔室来监视及控制一处理腔室配方及／或工艺顺序，以减少因为已完成组件上有缺陷而造成基材报废以及组件效能差异性等问题。本发明专利技术实施例大体上也提供数种可重复且可靠地形成用于各种应用中的半导体组件的方法和系统。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大体来说是有关于 一种配置用来执行工艺程序(processing sequence)的整合工艺系统，其包含基材处理模块、基材准备腔室 及/或工艺确认(process verification)及分析腔室两者。
技术介绍
形成半导体组件的工艺通常是在多腔室工艺系统，例如一群集设备 (cluster tool)内完成，其拥有在受控制的工艺环境下处理基材(例如，半导体 晶圆)的能力。典型的受控制工艺环境包含一系统，该系统具有一主架构用以 容纳一基材传送机械手臂(substrate transfer robot),该机械手臂在与该主架构 连接的负载锁定室和多个真空处理腔室之间传送基材。受控制的工艺环境有 许多益处，包含能使传送期间和完成多种基材工艺步骤期间基材表面的污染 减至最少。因此在受控制环境下执行工艺会减少所产生的缺陷数量并改善组 件产率。通常由两个相关且重要的因素来评量基材生产工艺的效率，即組件产率 和持有成本(CoO)。这些因素是重要的，因为其直接影响制造电子组件的成 本，从而影响组件制造商在市场上的竟争力。虽然会受许多因素影响，但CoO 主要受到组件工艺程序期间所形成组件的产率，以及基材产率，或简单地说 每小时所处理的基材数量所影响。工艺程序通常定义为在群集设备中一或多 个处理腔室内完成的组件制造步骤或工艺配方步骤的程序。 一工艺程序通常 含有许多基材(或晶圆)生产工艺步骤。业界持续朝向缩小半导体组件尺寸以改善组件处理速度并降低组件发热 情形的方向推进，导致业界所能接受的工艺变异幅度减小。肇因于半导体组 件曰益缩小的尺寸以及对于组件效能要求始终不断增加，对于组件生产工艺 一致性和再现性可容忍的变异量大幅缩减。影响组件效能变异性和再现性的 其一因素是「等候时间(queue time)」。等候时间通常定义为已在基材上完成8第一工艺之后，并且须在该基材上完成第二工艺以避免某些不利因素影响所 制造的组件效能之前，基材暴露在环境或其它污染物下的时间。若基材暴露 在环境或其它污染源下的时间接近或超过可容许的等待时间，组件效能可能 会因为该第一和第二层接口之间受到污染而受影响。因此，对于包含将基材 暴露在环境或其它污染源中的工艺程序而言，必须控制基材暴露在这些污染 源下的时间或将时间最小化，以避免组件效能变化。因此，有用的电子组件 生产工艺必须呈现一致且可再现的工艺结果、使污染的影响降至最小，并且 也符合预期产率要求，方能考虑用在基材工艺程序中。半导体组件制造商花费许多时间尝试降低因为不当处理基材、组件缺陷 或所形成基材效能不稳定造成基材报废而引发的CoO问题。通常，不当地处 理基材、组件有缺陷及/或组件效能不稳定是由于一工艺程序中一或多个处理 腔室中发生工艺偏差、系统或处理腔室内有污染物、或基材或基材中的膜层 的初始条件不同所造成。用来确保工艺结果落在预期工艺范围内的已知方法通常运用一种或多种离线分析技术(off-line analysis techniques)。离线测试和 分析技术需要周期性或时常地将一或多个基材从工艺程序和工艺环境中移 出，然后送至测试环境内。因此，生产流程实际上在基材的传送和检视期间 中断了。结果，已知的测量检视方法会大幅增加制造芯片的额外耗费时间 (overhead time)，此外，由于会对于产率造成负面冲击，此种检视方法仅是周 期性采样，许多受到污染的基材会在未经检视下进行处理而制造出缺陷组件。 如果因为 一 特定批次的基材被重新分配出去而难以追溯其污染源，会让问题 变得更加复杂。因此，需要一种整合的测量和工艺检视系统，其能够检查所 选择的基材重要组件特性，包括薄膜应力、薄膜成份、微粒、工艺缺陷等， 然后在作业中调整工艺条件以修正问题，从而避免发生在紧接其后进行处理 的基材上。较佳地，此种检视可在基材工艺之前、期间或之后执行，因此可 实时地决定基材的预处理和后处理条件。因此，目前需要一种能够处理基材而使基材符合所要求的组件效能目标， 并增加系统产率，从而降低工艺程序持有成本的系统、方法及设备。
技术实现思路
本专利技术大体而言提供一种基材处理设备，该设备包含一或多个側壁、一 第一支持腔室以及一基材处理腔室，其中该些侧壁形成一传送区域，且该传送区域中设置有一机械手臂；该第一支持腔室配置在该传送区域内并适于测量该基材表面的特性(property),以及该基材处理腔室与该传送区域连通。本专利技术的数个实施例更提供一种基材处理设备，该设备包含一或多个侧 壁、 一或多个基材处理腔室、 一支持腔室、 一基材处理腔室以及一预清洁腔 室；其中该一或多个侧壁形成一传送区域，该传送区域中设置有一机械手臂 ;该一或多个基材处理腔室可与该传送区域连通；该支持腔室与该机械手臂 交流，并且该支持腔室适用以测量该基材的一区域的特性；该基材处理腔室 与该传送区域连通，并且该预清洁腔室用以在该基材处理腔室内对基材执行 一工艺步骤之前，先准备一基材的表面。本专利技术实施例更提供一种在一群集设备内形成半导体组件的方法，该方 法包含利用一组件形成工艺在一基材处理腔室内的一基材表面上形成一组件 特征，将一基材置于一支持腔室内并测量该基材表面上一区域的特性，比较 所测得的特性和储存在 一 系统控制器内的数值，以及基于所测得的特性和储 存在该系统控制器内的数值的比较结果于组件形成工艺期间调整一工艺参 数。本专利技术实施例更提供一种在一群集设备内形成半导体组件的方法，该方 法包含利用一组件形成工艺在一基材处理腔室内的一基材表面上形成一组件 特征，利用配置在该群集设备一传送区域内的机械手臂将一基材置于该传送 区域内，测量位在该传送区域内的基材表面的特性，比较所测得的特性和储 存在一 系统控制器内的数值，以及基于所测得的特性和储存在该系统控制器 内的数值的比较结果而于组件形成工艺期间调整一工艺参数。附图说明为了详细了解上述本专利技术的特征，可以参考某些在附图中示出的实施例来阅读精简整理于上的本专利技术更明确的描述。但是需要注意的是，附图仅示 出本专利技术的多个典型实施例，因此不应用来限制本专利技术范围，因为本专利技术可 允许其它等效实施例。图1是一用于半导体工艺的典型已知工艺系统平面图，其可通过使用本 专利技术而受益；图2是含有适于执行半导体工艺的处理腔室和测量腔室的工艺系统平面 图，其可使用本专利技术而受益；图3是含有适于执行半导体工艺的处理腔室和测量腔室的工艺系统平面图，其可使用本专利技术而受益；图4是含有适于执行半导体工艺的处理腔室和测量腔室的工艺系统平面 图，其中可使用本专利技术而受益；图5标出含有一是列工艺配方步骤和基材传送步骤的工艺程序，其可使 用本专利技术而受益；图6是适于执行半导体工艺的支持腔室的剖面侧视图，其可使用本专利技术 而受益；图7是适于执行半导体工艺的支持腔室的剖面侧视图，其可使用本专利技术 而受益；图8是适于执行半导体工艺的传送腔室和支持腔室的剖面图，其可使用 本专利技术而受益；图9是适于执行半导体工艺的传送腔室和支持腔室的剖面图，其可使用 本专利技术而受益；图IO是适于执行半导体工艺的传送腔室和支持腔室的剖面图，其可使用 本专利技术而受益；图11是适于执行半导体工艺的传送腔室和支持腔室的剖面图，其可使用 本专利技术而受益；图12是适于执行半导体工艺的预清本文档来自技高网...
【技术保护点】
一种基材处理设备，其包含： 一或多个侧壁，用以形成一传送区域，该传送区域内设置有一机械手臂；一第一支持腔室，配置在该传送区域内并且用以测量该基材表面的特性； 一基材处理腔室，其与该传送区域连通；以及 一预清洁腔室，其适于在 该基材处理腔室内执行工艺步骤之前，准备一基材的表面。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：A萨摩罗伏，P汉森，R塔库尔，
申请(专利权)人：应用材料股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。