【技术实现步骤摘要】
本专利技术属于集成电路
，涉及一种提取场效应晶体管栅氧化层厚度和衬底 掺杂浓度的方法。
技术介绍
集成电路越来越高的集成密度和复杂程度要求对电路设计提出了精度高，周期 短，成本低，设计差错尽量少等一系列要求。半导体器件的关键参数作为工艺和设计之间的 接口，对保证集成电路设计的成功具有决定性意义。由于传统的电流-电压或者电容-电 压特性提取场效应晶体管的关键参数时易受到非理想因素影响而降低参数提取的准确性。
技术实现思路
本专利技术的目的是提供一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方 法。本专利技术提供的，包括如下 步骤1)将场效应晶体管的源端接地，设置衬底电压使漏衬底二极管正偏但不导通；2)设置栅电压从负电压扫描到正电压，测量产生-复合电流，得到产生-复合电流 与栅电压的关系曲线；其中，扫描的栅电压范围包含产生-复合电流出现峰值时所对应的 栅电压；3)若已知栅氧化层厚度T。x，根据公式I得到衬底掺杂浓度Na ；若已知衬底掺杂浓度Na，根据公式I得到栅氧化层厚度Τ。χ ；
【技术保护点】
一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法，包括如下步骤：１）将场效应晶体管的源端接地，设置衬底电压使漏衬底二极管正偏但不导通；２）设置栅电压从负电压扫描到正电压，测量产生－复合电流，得到产生－复合电流与栅电压的关系曲线；其中，扫描的栅电压范围包含产生－复合电流出现峰值时所对应的栅电压；３）按照公式Ⅰ计算得到衬底掺杂浓度Ｎ↓［ａ］和／或栅氧化层厚度Ｔ↓［ｏｘ］；Ｔ↓［ｏｘ］＝ε↓［０］ε↓［ＳｉＯ↓［２］］（Ｖ↓［ｐｅａｋ］＋０．５５－Ｖ↓［ｄ］／２）／＊＊＊（Ⅰ）所述公式Ⅰ中，Ｔ↓［ｏｘ］是场效应晶体管的栅氧化层厚度，Ｎ↓［ａ］是衬底掺杂浓度，Ｖ↓［ｐｅａｋ］是所述产生－复合电流的峰值所对应的栅电压，ｑ是电子电量，Ｖ↓［ｄ］是漏端偏置电压，ε↓［０］是真空介电常数，ε↓［ＳｉＯ２］是二氧化硅的相对介电常数，ε↓［Ｓｉ］是硅的相对介电常数，Φ↓［Ｆ］是衬底硅能带图中禁带中线和费米能级的能量差；若已知栅氧化层厚度Ｔ↓［ｏｘ］，根据公式Ⅰ得到衬底掺杂浓度Ｎ↓［ａ］；若已知衬底掺杂浓度Ｎ↓［ａ］，根据公式Ⅰ得到栅氧化层厚度Ｔ↓［ｏｘ］；若栅氧化层厚度Ｔ↓［ｏｘ］和衬底掺杂浓度Ｎ↓［...
【技术特征摘要】
1. 一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法，包括如下步骤1)将场效应晶体管的源端接地，设置衬底电压使漏衬底二极管正偏但不导通；2)设置栅电压从负电压扫描到正电压，测量产生-复合电流，得到产生-复合电流与栅 电压的关系曲线；其中，扫描的栅电压范围包含产生-复合电流出现峰值时所对应的栅电 压；3)按照公式I计算得到衬底掺杂浓度Na和/或栅氧化层厚度T。x； T ,。％o2(Q55-V2) ⑴^2eosSigNa(0F-Vd/2)所述公式I中，T。x是场效应晶体管的栅氧化层厚度，Na是衬底掺杂浓度，V...
【专利技术属性】
技术研发人员：马晨月，何进，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。