利用氟掺杂形成半导体设备结构的方法及半导体设备结构技术

本发明专利技术涉及利用氟掺杂形成半导体设备结构的方法及半导体设备结构，提供形成在先进技术节点的半导体设备结构的方法以及在先进技术节点的各个半导体设备结构，亦即，小于100纳米。在一些示范具体实施例中，在图案化栅极电介层结构及多晶硅层用以形成栅极结构以及在栅极结构相对两侧植入源极及漏极区之前，执行氟植入制程用以至少于形成于电介层结构上方的多晶硅层中植入氟。

【技术实现步骤摘要】
利用氟掺杂形成半导体设备结构的方法及半导体设备结构
本专利技术大致有关于集成电路，且更特别的是，有关于具有有氟掺杂分布的栅极结构的半导体设备结构以及形成相应半导体设备结构的方法。
技术介绍
现今集成电路(IC)大部份用多个互连的场效晶体管(FET)实现，也称为金属氧化物半导体场效晶体管(MOSFET)或简称MOS晶体管。通常，现今集成电路是用形成于有给定表面积的半导体基板上的数百万个MOS晶体管实现。基本上，MOS晶体管用作电子开关元件，其中通过通道区(形成于MOS晶体管的源极及漏极区之间)的电流是用通常配置于通道区上方的栅极电极控制，与所考量的是PMOS晶体管还是NMOS晶体管无关。特别是，用超过所谓临界电压(Vt)的电压施加至栅极电极来改变晶体管的导电状态。一般而言，临界电压十分依赖晶体管的性质，例如大小、材料等等。为了建造有更多晶体管及更快半导体设备的集成电路，半导体技术的研发针对超大型集成电路(ULSI)，这导致IC的尺寸不断减少，因此，MOS晶体管有减少的尺寸。在此，关键尺寸(CD)用已被视为对在制造的设备的正确操作很重要的线或空间的宽度或长度尺寸表示，此外，该尺寸决定设备效能。在现今半导体技术中，微电子装置的CD已逼近深次微米规范(deepsub-micronregime)以便持续地满足更快及更低耗电半导体设备的需求，即所谓的低功率设备，这允许制造先进的微处理器及数位电路。一般而言，尝试提供有改良高能量效率的半导体设备结构。不过，随着半导体设备及设备特征变小以便符合先进集成密度所设定的要求，习用制造技术已被推到极限，这对它们要在目前要求尺度做出有精确定义的特征的能力而言是种挑战。结果，随着半导体设备持续地减少尺寸，开发人员会面对愈来愈多由于缩放限制引起的挑战及限制。通常，在用于实现IC结构的微晶片上设有数百万个个别半导体设备，例如PMOS晶体管或NMOS晶体管。由于晶体管效能至关重要地取决于数个因素，例如，临界电压，因此很容易看出控制晶片效能的高度重要性。因此，控制晶片效能一般需要维持控制个别晶体管的许多参数，特别是被强力缩放的半导体设备。例如，半导体晶片上的晶体管结构的临界电压的偏差会强烈影响制造整个晶片的可靠性。为了确定晶片上的晶体管设备有可靠的可控性，每个晶体管的临界电压的明确调整必须保持高度的准确性。由于单单就临界电压而言已与许多因素有关，因此必须提供被小心控制的加工流程用以制造可靠地符合所有这些因素的晶体管设备。实务上，常提供制成的晶片给客户有所谓的技术平台，其中许多电气参数将会由设备几何的函数来规定。在这点上，临界电压变化对于设备几何的相依性，特别是对于栅极长度的相依性，为待规定参数的重要例子。图1简单示意图示半导体设备的长度(L，单位微米)与线性临界电压(VtLin，单位伏特)的关系。如图1所示，按比例缩小晶体管设备的长度尺寸会诱发VtLin的上升(roll-up)或下降(roll-off)。例如，从1微米左右的长度尺寸开始，预期在缩小到约72纳米时会有大约0.1V的VtLin上升。在讨论临界电压对于栅极长度的相依性时，大多数人认为所谓的短通道效应及反短通道效应为重要因素，因为它们在较小的尺度变得愈来愈重要。在此，阱剂量(welldosage)、晕环剂量(halodosage)及延伸区剂量的相对强度依序可能强烈地影响反短通道效应。在习用设备工程中，尝试小心地选择尽可能满足设备效能准则的植入设定，同时临界电压对于栅极长度的相依性有合理的表现。不过，这不允许让临界电压对于栅极长度的相依性主动调整至所欲程度，因为在效能准则(广义上，其涵盖临界电压、导通电流、关闭电流等等)支配植入设定的可能范围时，它只是植入设定的结果。特别是，先进高k金属栅极技术中有不同阈值特点的所有设备(低临界电压或LVT设备，超低阈值或SLVT设备，正常临界电压或RVT设备，以及高临界电压或HVT设备)都有反短通道效应。实务上，尚未提出用以减少上述劣化效应而不使设备效能恶化的解决方案。考虑到以下说明可了解，尽管理论上借由改变阱植入、晕环植入及源极/漏极延伸区植入的植入设定可得到临界电压对于栅极长度有稳定及较平坦的相依性，然而不可能同时改善所有的效能准则。因此，实务上，此类方法只提供有限的空间供调整临界电压对于栅极长度的相依性，大部份会以较低的设备效能为代价。美国专利公开案第2010/0148271号有关于一种用于减少栅极泄露及控制临界电压偏移的方法，其借由植入氟离子于栅极电介质内。此效果基于以下观察：在NMOS设备的氟植入剂量增加1x1015原子/cm2时临界电压增加6.7mV(NMOS上升)，同时PMOS设备的临界电压在氟植入剂量增加1x1015原子/cm2时增加20mV(PMOS上升)。在美国专利公开案第2010/0148271号的架构中，PMOS与NMOS设备的临界电压可借由适当地升高PMOS设备相对于NMOS设备的临界电压而予以匹配。美国专利公开案第2005/0136579号揭示一种用于制造1/f噪声减少的金属氧化物晶体管的方法，其借由植入氟掺杂物于多晶硅层内、借由热退火法使氟掺杂物扩散到形成于多晶硅层下面的栅极电介材料层以及随后形成栅极电极。不过，这些习用方法基本上是升高临界电压，然而先进半导体设备是想要低效能及低耗电量。因此，在先进技术节点处期望持续压低半导体设备的临界电压。期望提供在更小技术节点处的技术，其致能减少半导体设备的临界电压的变化。期望提供一种方法允许微调临界电压对于栅极长度的相依性而不劣化其余的效能指标。此外，期望提供临界电压对于栅极长度有稳定及平坦的相依性而又同时满足高设备效能准则先进要求的半导体设备结构。
技术实现思路
为供基本理解本专利技术的一些态样，提出以下简化的总结。此总结并非本专利技术的穷举式总览。它不是想要识别本专利技术的关键或重要元件或者是描绘本专利技术的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。本揭示内容大体针对一种形成在先进技术节点的半导体设备结构的方法，以及所得到的半导体设备。在本揭示内容的一个具体实施例中，提供一种形成半导体设备结构的方法。该方法包括：形成栅极电介层结构于半导体基板的表面上方，形成多晶硅层于该栅极电介层结构上方，执行氟植入制程用以至少于该多晶硅层内植入氟，借由图案化该栅极电介层结构及该多晶硅层而形成栅极结构，以及形成源极及漏极区于该栅极结构的相对两侧，其中该栅极结构沿着从该源极/漏极区延伸到该漏极/源极区的方向的最小尺寸小于约100纳米。在本揭示内容的另一具体实施例，提供一种形成栅极长度小于35纳米的NMOS设备的方法，其中该方法包括：提供具有硼掺杂物分布靠近其表面的半导体基板，形成栅极电介层结构及多晶硅层于该表面上方，执行氟植入制程用以建立氟掺杂物分布于该多晶硅、该栅极电介层堆叠中以及于靠近该基板的该表面的该半导体基板内，之后，借由对该多晶硅层及该栅极电介层结构施加图案化制程而形成栅极结构。在本揭示内容的又一具体实施例中，提供一种半导体设备结构，该半导体设备结构包含半导体基板，形成于该半导体基板上方的栅极结构，该栅极结构包含栅极层堆叠及侧壁间隔体结构，其中该栅极层堆叠包含栅极电介层及多晶硅层，以及在该栅极结构的相对两侧形成源本文档来自技高网...

【技术保护点】
一种形成半导体设备结构的方法，包含：形成栅极电介层结构于半导体基板的表面上方；形成多晶硅层于该栅极电介层结构上方；执行氟植入制程用以至少于该多晶硅层中植入氟；借由图案化该栅极电介层结构及该多晶硅层而形成栅极结构；以及在该栅极结构的相对两侧形成源极及漏极区；其中，该栅极结构沿着从该栅极结构的一侧上的源极/漏极区延伸至该栅极结构的另一侧上的漏极/源极区的方向的最小尺寸小于约100纳米。

【技术特征摘要】
2013.06.06 US 13/911,8571.一种形成半导体设备结构的方法，包含：形成栅极电介层结构于半导体基板的表面上方；形成多晶硅层于该栅极电介层结构上方；执行氟植入制程用以在该氟植入制程期间植入氟至少于该多晶硅层中及于该栅极电介层结构中；借由图案化该栅极电介层结构及该多晶硅层而形成栅极结构；以及在该栅极结构的相对两侧形成源极及漏极区；其中，该栅极结构沿着从该栅极结构的一侧上的源极/漏极区延伸至该栅极结构的另一侧上的漏极/源极区的方向的最小尺寸小于100纳米。2.根据权利要求1所述的方法，其特征在于，该氟植入制程包括具有大于2x1015原子/cm2的剂量的氟植入步骤。3.根据权利要求2所述的方法，其特征在于，该剂量为3x1015原子/cm2。4.根据权利要求1所述的方法，其特征在于，该最小尺寸小于50纳米。5.根据权利要求4所述的方法，其特征在于，该最小尺寸小于35纳米。6.根据权利要求1所述的方法，其特征在于，该栅极电介层结构包含高k电介材料、氧化硅...

【专利技术属性】
技术研发人员：A·扎卡，R·严，N·萨赛特，E·M·巴齐齐，J·亨治尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY