一种高压低导通电阻ＬＤＭＯＳ器件及其制造方法技术

本发明专利技术涉及一种高压低导通电阻ＬＤＭＯＳ器件及其制造方法。高压低导通电阻ＬＤＭＯＳ器件包括Ｐ外延、Ｐ阱区、Ｎ＋阳极、Ｎ＋阴极、Ｐ＋阴极引出端、阳极多晶场板、阴极多晶场板、栅多晶、栅氧化层、场氧层、Ｐ衬底、Ｎ阱区、Ｐ型区。还包括位于Ｎ阱区表面的Ｐ型区和位于Ｎ阱区内部的Ｐ埋层，所述Ｐ型区与Ｐ阱区和Ｎ＋阳极隔离，Ｐ型区与场氧层隔离，Ｐ型区与Ｎ阱区形成一个ＰＮ结，Ｐ埋层将Ｎ阱区分割为位于Ｐ埋层上部的第二Ｎ阱区和第一Ｎ阱区并分别与之形成ＰＮ结。本发明专利技术的有益效果是一方面提高ＬＤＭＯＳ器件与常规中低压ＢＣＤ工艺的兼容性，另一方面在相同耐压的前提下降低了ＬＤＭＯＳ器件的导通电阻。

【技术实现步骤摘要】

本专利技术涉及电子
内的半导体高压低阻器件，尤其涉及在体硅上制造的高 压功率器件。
技术介绍
LDMOS器件属于高压功率器件，它具有工作电压高、工艺相对简单、开关频率高 的特点，并且基于体硅材料的加工工艺已较成熟，因此LDMOS器件具有广泛的发展前景。 LDMOS器件的漏极、源极和栅极都位于其表面，易于集成到芯片内部，故在高压集成电路 (HVIC)和功率集成电路中被作为高压功率器件是特别适合的。从1979年J. A. Appels提出 著名的RESURF (降低表面场，Reduced Surface Field)原理以来，LDMOS器件得到了迅速 的发展。现有技术中一种常规的LDMOS器件如图1所示，它是SINGLE-RESURF LDMOS器件， 包括P外延1、P阱区6、N+阳极7、N+阴极8、P+阴极引出端9、阳极多晶场板10、阴极多晶 场板11、栅多晶12、栅氧化层13、场氧层14、P衬底15、N阱区16，P外延1和N阱区16位 于P衬底15之上，P阱区6位于P外延1之上，N+阴极8和P+阴极引出端9位于P阱区6 之上，N+阳极7位于N阱区16 —端的上部，场氧层14位于N阱区16之上，阳极端的栅氧化 层13位于N阱区16之上并分别与N+阳极7和场氧层14相邻，阴极端的栅氧化层13位于 P阱区6之上并分别与N+阴极8和场氧层14相邻，阳极多晶场板10位于阳极端的栅氧化 层13和场氧层14之上，阴极多晶场板11位于阴极端的场氧层14之上，栅多晶12位于阴 极端的栅氧化层13之上，阴极多晶场板11和栅多晶12作为整体连接在一起，上述结构中， N阱区16与P衬底15形成一个PN结，N阱区16和P阱区6形成一个PN结，P阱区6与N+ 阴极8形成一个PN结。该种LDMOS器件依靠横向PN结(由P阱区6和N阱区16形成)，和 纵向PN节(由P衬底15和N阱区16形成)共同耐压，同时利用阳极端的多晶场板10及阴 极端的多晶场板11弱化表面电场，为了提高击穿电压并降低导通电阻，需要很大的N阱区 16结深。该种LDMOS器件其N阱区16为一次性注入，由于结深较大，需要经过长时间高温 热过程，对工艺要求较高，与常规中低压BCD工艺兼容性较差，BCD工艺是一种单片集成工 艺技术，它是1986年由意法半导体(ST)公司率先研制成功，这种技术能够在同一芯片上制 作双极管bipolar，CMOS和DMOS器件，称为BCD工艺。另外，上述LDMOS器件的比导通电 阻偏大，为了降低导通电阻，必须增大N阱区16的面积，因此导致在芯片制造中LDMOS器件 占芯片中绝大部分面积，使得芯片制造成本较高。现有技术中另一种常规的LDMOS器件如图2所示，它是DOUBLE-RESURF LDMOS器 件，包括P外延1、P阱区6、N+阳极7、N+阴极8、P+阴极引出端9、阳极多晶场板10、阴极多 晶场板11、栅多晶12、栅氧化层13、场氧层14、P衬底15、N阱区16、P型区5，P外延1和N 阱区16位于P衬底15之上，P阱区6位于P外延1之上，N+阴极8和P+阴极引出端9位 于P阱区6之上，N+阳极7位于N阱区16 —端的上部，场氧层14位于N阱区16之上，阳 极端的栅氧化层13位于N阱区16之上并分别与N+阳极7和场氧层14相邻，阴极端的栅氧化层13位于P阱区6之上并分别与N+阴极8和场氧层14相邻，P型区5位于N阱区16 之内并与场氧层14相邻，阳极多晶场板10位于阳极端的栅氧化层13和场氧层14之上，阴 极多晶场板11位于阴极端的场氧层14之上，栅多晶12位于阴极端的栅氧化层13之上，阴 极多晶场板11和栅多晶12作为整体连接在一起，上述结构中，N阱区16与P型区5形成 一个PN结，N阱区16与P衬底15形成一个PN结，N阱区16和P阱区6形成一个PN结， P阱区6与N+阴极8形成一个PN结。该种LDMOS器件依靠横向PN结(由P阱区6和N阱 区16形成)，和两个纵向PN节(由N阱区16与P型区5、P衬底15和N阱区16形成)共同 耐压，同时利用阳极端的多晶场板10及阴极端的多晶场板11弱化表面电场。由N阱区16 与P型区5形成的纵向PN结能够加速N阱区16的耗尽，优化LDMOS器件表面电场，因此在 保证LDMOS器件耐压的条件下，可以有效的提高N阱区16的掺杂浓度，从而降低LDMOS器 件的导通电阻。该种LDMOS器件为了提高击穿电压并降低导通电阻，需要很大的N阱区16 结深，该种LDMOS器件其N阱区16为一次性注入，由于结深较大，需要经过长时间高温热过 程，对工艺要求较高，与常规中低压B⑶工艺兼容性较差；该种LDMOS器件在正向导通中，由 于LDMOS器件电流在表面比较集中，而P型区5占据了表面很大一部分导电面积，且P型区 5在正向导通中相当于电阻值无穷大的电阻，由此P型区5的引入会减小正向导通时电流流 动的横截面积，从而会抑制导通电阻的降低程度。综上所述，现有技术中常用的SINGLE/DOUBLE- RESUR F LDMOS器件，其核心目标都 是在提高耐压的同时降低器件的导通电阻，从而减少BCD工艺中LDMOS器件所占芯片面积 以降低芯片成本。现有技术中的SINGLE/DOUBLE- RESURF LDMOS器件都采用单阱工艺制作 N阱区16，该N阱区16即为LDMOS器件的漂移区，由于该漂移区结深很深，其制作需要长时 间的高温热过程，对工艺要求也较高，因此增加了芯片成本。另外由于常规中低压BCD工艺 的推阱时间较短，因此现有技术中LDMOS器件的漂移区的制作过程与常规中低压BCD工艺 的兼容性较差。
技术实现思路
本专利技术的目的是为了提高LDMOS器件与常规中低压BCD工艺的兼容性，本专利技术的 另一目的是在相同耐压的前提下降低LDMOS器件的导通电阻。为了实现上述目的，本专利技术提供了一种高压低导通电阻LDMOS器件，包括P外延、P 阱区、N+阳极、N+阴极、P+阴极引出端、阳极多晶场板、阴极多晶场板、栅多晶、栅氧化层、场 氧层、P衬底、N阱区、P型区，P外延和N阱区位于P衬底之上，P阱区位于P外延之上，N+ 阴极和P+阴极引出端位于P阱区之上，N+阳极位于N阱区一端的上部，场氧层位于N阱区 之上，阳极端的栅氧化层位于N阱区之上并分别与N+阳极和场氧层相邻，阴极端的栅氧化 层位于P阱区之上并分别与N+阴极和场氧层相邻，阳极多晶场板位于阳极端的栅氧化层和 场氧层之上，阴极多晶场板位于阴极端的场氧层之上，栅多晶位于阴极端的栅氧化层之上， 阴极多晶场板和栅多晶作为整体连接在一起，上述结构中，N阱区与P衬底形成一个PN结， N阱区和P阱区形成一个PN结，P阱区与N+阴极形成一个PN结，还包括位于N阱区表面的 P型区和位于N阱区内部的P埋层，所述P型区与P阱区和N+阳极隔离，P型区与场氧层隔 离，P型区与N阱区形成一个PN结，P埋层将N阱区分割为位于P埋层上部的第二 N阱区和 第一 N阱区并分别与之形成PN结。所述P埋层为连续的整体。所述P埋层为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。所述P型区为连续的整体。 所述P型区为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。所述第一 N阱区的横向尺寸等本文档来自技高网...

【技术保护点】
一种高压低导通电阻ＬＤＭＯＳ器件，包括Ｐ外延（１）、Ｐ阱区（６）、Ｎ↑［＋］阳极（７）、Ｎ↑［＋］阴极（８）、Ｐ↑［＋］阴极引出端（９）、阳极多晶场板（１０）、阴极多晶场板（１１）、栅多晶（１２）、栅氧化层（１３）、场氧层（１４）、Ｐ衬底（１５）、Ｎ阱区（１６）、Ｐ型区（５），Ｐ外延（１）和Ｎ阱区（１６）位于Ｐ衬底（１５）之上，Ｐ阱区（６）位于Ｐ外延（１）之上，Ｎ↑［＋］　阴极（８）和Ｐ↑［＋］阴极引出端（９）位于Ｐ阱区（６）之上，Ｎ↑［＋］阳极（７）位于Ｎ阱区（１６）一端的上部，场氧层（１４）位于Ｎ阱区（１６）之上，阳极端的栅氧化层（１３）位于Ｎ阱区（１６）之上并分别与Ｎ↑［＋］阳极（７）和场氧层（１４）相邻，阴极端的栅氧化层（１３）位于Ｐ阱区（６）之上并分别与Ｎ↑［＋］阴极（８）和场氧层（１４）相邻，阳极多晶场板（１０）位于阳极端的栅氧化层（１３）和场氧层（１４）之上，阴极多晶场板（１１）位于阴极端的场氧层（１４）之上，栅多晶（１２）位于阴极端的栅氧化层（１３）之上，阴极多晶场板（１１）和栅多晶（１２）作为整体连接在一起，上述结构中，Ｎ阱区（１６）与Ｐ衬底（１５）形成一个ＰＮ结，Ｎ阱区（１６）和Ｐ阱区（６）形成一个ＰＮ结，Ｐ阱区（６）与Ｎ↑［＋］阴极（８）形成一个ＰＮ结，其特征在于，还包括位于Ｎ阱区（１６）表面的Ｐ型区（５）和位于Ｎ阱区（１６）内部的Ｐ埋层（２），所述Ｐ型区（５）与Ｐ阱区（６）和Ｎ↑［＋］阳极（７）隔离，Ｐ型区（５）与场氧层（１４）隔离，Ｐ型区（５）与Ｎ阱区（１６）形成一个ＰＮ结，Ｐ埋层（２）将Ｎ阱区（１６）分割为位于Ｐ埋层（２）上部的第二Ｎ阱区（３）和第一Ｎ阱区（４）并分别与之形成ＰＮ结。...

【技术特征摘要】
1.一种高压低导通电阻LDMOS器件，包括P外延(1)、P阱区(6)、N+阳极(7)、N+阴 极(8)、P+阴极引出端(9)、阳极多晶场板(10)、阴极多晶场板(11)、栅多晶(12)、栅氧化层 (13)、场氧层(14)1衬底(15)力阱区(16)、？型区(5)，？外延(1^^阱区(16)位于？衬 底(15)之上，P阱区(6)位于P外延(1)之上，N+阴极(8)和P+阴极引出端(9)位于P阱 区(6)之上，N+阳极(7)位于N阱区(16)—端的上部，场氧层(14)位于N阱区(16)之上， 阳极端的栅氧化层(13)位于N阱区(16)之上并分别与N+阳极(7)和场氧层(14)相邻，阴 极端的栅氧化层(13)位于P阱区(6)之上并分别与N+阴极(8)和场氧层(14)相邻，阳极多 晶场板(10)位于阳极端的栅氧化层(13)和场氧层(14)之上，阴极多晶场板(11)位于阴极 端的场氧层(14)之上，栅多晶(12)位于阴极端的栅氧化层(13)之上，阴极多晶场板(11)和 栅多晶(12)作为整体连接在一起，上述结构中，N阱区(16)与P衬底(15)形成一个PN结， N阱区(16)和P阱区(6)形成一个PN结，P阱区(6)与N+阴极(8)形成一个PN结，其特征 在于，还包括位于N阱区(16)表面的P型区(5)和位于N阱区(16)内部的P埋层(2)，所述 P型区(5)与P阱区(6)和N+阳极(7)隔离，P型区(5)与场氧层(14)隔离，P型区(5)与 N阱区(16)形成一个PN结，P埋层(2)将N阱区(16)分割为位于P埋层(2)上部的第二 N 阱区(3)和第一 N阱区(4)并分别与之形成PN结。2.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P埋层 (2)为连续的整体。3.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P埋层 (2)为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。4.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P型区 (5)为连续的整体。5.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P型区 (5)为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。6.根据权利要求1到5任一项所述的一种高压低导通电阻LDMOS器件，其特征在于，所 述第一 N阱区(4)的横向尺寸等于或小于第二 N阱区(3)的横向尺寸。7.一种高压低导通电阻LDMOS器件制造方法，其特征在于，包括以下步骤步骤1 选 择P型硅材料制成的硅片作为P衬底(15)，在硅片表面通过预氧、涂胶、曝光和刻蚀后形成 第一 N阱区(4)的注入阻挡层(17)，从表面向P衬底(15)注入N型杂质，形成第一 N阱区 (4)未推结前的结构(18)后去胶；步骤2 硅片经过第一次热过程将第一 N阱区(4)未推结前的结构(18)中的N型杂质 扩散形成第一 N...

【专利技术属性】
技术研发人员：方健，吴琼乐，陈吕赟，王泽华，蒋辉，管超，柏文斌，黎莉，杨毓俊，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]