本发明专利技术涉及一种ＴＳ流转ＡＳＩ流的装置，其中包括用于提供先入先出缓冲器和所述并串转换器的工作频率的锁相环；用于对接收的ＴＳ流提供速率匹配和去空位处理的先入先出缓冲器；以及用于将先入先出缓冲器处理过的ＴＳ流进行并串转换，输出ＡＳＩ流的并串转换器。本发明专利技术还涉及一种可控ＡＳＩ流输出系统，其中包括用于接收两路ＴＳ流并对两路ＴＳ流进行切换输出的切换装置、以及用于对输出的ＴＳ流进行ＴＳ流转ＡＳＩ流处理的ＴＳ流转ＡＳＩ流的装置。本发明专利技术成本低，设计简单，集成多路ＴＳ输入输出、多路ＡＳＩ输出、源端流向可控等功能，避免了ＴＳ流转换为ＡＳＩ流的装置价格昂贵、设计复杂、难以实现可控的多路输入和多路输出的缺陷。
【技术实现步骤摘要】
本专利技术涉及信号转换领域，更具体地说，涉及一种TS流转ASI流的装置。
技术介绍
工程机是给电视台、企事业单位使用的一种接收(地面/有线/卫星)节目并把 节目的TS流解密、过滤、插入、拆分、复合及传输的设备。工程机分为很多种包含前端接收 功能的工程机、后端处理功能的工程机以及信号发送功能的工程机等。前端接收信号使用 的工程机的主要功能为把(地面/有线/卫星)节目信号接收下来，解调出TS流，并把该 TS流解密或未解密，然后将此TS流转换成ASI的流输出，以提供给下一级的复用传输设备。目前市场上大多是专有芯片完成这TS流转换为ASI流的专一功能。比如，两路TS 流(解密/非解密)入，两路ASI出的形式，一般就要使用3块芯片来实现。TS流的切换输 入及适配使用一块芯片(比如CPLD)，ASI的变换输出使用两片(比如CY7B923和CY7B933) 芯片。目前市场上也有使用可编程芯片来实现TS流转换为ASI流的方案。但功能单一，不 能实现多入多出的自由切换，形式固化，不能由上位机通过I2C控制输入流走向。并且在使 用的过程中需要配备外部配置芯片(用来动态加载FPGA)，引入了附加成本。由上述所列第一种情况来看，设计实现需要十几甚至几十美金。在成本高昂的同 时，硬件设计也很复杂，不仅占用大量主板的面积，在处理变换的过程中，信号在芯片外暴 露，在容易受到干扰的同时也产生了辐射。由上述所列第二种情况来看，设计在功能单一的 同时需要两块芯片，不具备功能和成本上的优势。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述TS流转换为ASI流的装置价 格昂贵、设计复杂、难以实现可控的多路输入和多路输出的缺陷，提供一种成本低，设计简 单，集成多路TS输入输出、多路ASI输出、源端流向可控等功能的TS流转ASI流的装置及 相应的可控ASI流输出系统。本专利技术解决其技术问题所采用的技术方案是构造一种TS流转ASI流的装置，其 中包括用于对接收的TS流提供速率匹配和去空位处理的先入先出缓冲器；以及用于将所 述先入先出缓冲器处理过的TS流进行并串转换，输出ASI流的并串转换器。在本专利技术所述的TS流转ASI流的装置中，所述TS流转ASI流的装置还包括用于 提供所述先入先出缓冲器和所述并串转换器的工作频率的锁相环。在本专利技术所述的TS流转ASI流的装置中，所述锁相环包括接收27MHz方波的输入 端、将所述27MHz方波输出的第一输出端、将所述27MHz方波倍频为270MHz输出的第二输 出端以及通过非门输出复位信号的复位信号输出端。在本专利技术所述的TS流转ASI流的装置中，所述先入先出缓冲器包括接收所述TS 流的数据信号的第一数据信号输入端、接收所述TS流的使能信号的写使能信号输入端、接 收所述TS流的写时钟信号的第一写时钟信号输入端、与所述第一输出端连接的第一读时4钟信号输入端、与所述复位信号输出端连接的第一复位信号输入端、读取所述TS流空位的 读空位输出端、与所述读空位输出端通过非门连接的读使能信号输入端以及将所述先入先 出缓冲器处理过的TS流输出的第三输出端。在本专利技术所述的TS流转ASI流的装置中，所述并串转换器包括与所述复位信号输 出端连接的第二复位信号输入端、与所述第一输出端连接的第二写时钟信号输入端、与所 述第三输出端连接的第二数据信号输入端、与所述读使能信号输入端连接的转换使能信号 输入端、与所述第二输出端连接的第二读时钟信号输入端以及将所述ASI流输出的第四输 出端。在本专利技术所述的TS流转ASI流的装置中，所述先入先出缓冲器还包括报警单元， 所述读空位输出端连接所述报警单元。在本专利技术所述的TS流转ASI流的装置中，所述TS流转ASI流的装置还包括用于对 所述第四输出端输出的ASI流减噪的减噪模块，所述减噪模块包括用于对所述第四输出 端输出的ASI流进行反相处理的反相流生成单元、用于对所述反相流生成单元输出的ASI 反相流和所述第四输出端输出的ASI流进行差分运算产生低压差分ASI信号的低压差分运 算单元、以及用于将所述低压差分ASI信号输出的输出单元。本专利技术还构造一种可控ASI流输出系统，其中包括用于接收两路TS流并对所述 两路TS流进行切换输出的切换装置、以及用于对输出的TS流进行TS流转ASI流处理的至 少一个如权利要求1至6中任一所述的TS流转ASI流的装置。在本专利技术所述的可控ASI流输出系统中，所述可控ASI流输出系统还包括至少一 个用于直接输出所述两路TS流的直接输出装置，所述直接输出装置与所述切换装置连接。在本专利技术所述的可控ASI流输出系统中，所述两路TS流为解密TS流和未解密TS 流，所述切换装置包括接收所述未解密TS流的未解密输入端、输出所述未解密TS流到外部 解密模块的未解密输出端、接收所述外部解密模块的所述解密TS流的解密输入端、对输入 到所述TS流转ASI流的装置的TS流进行切换的第一切换单元以及对输入到所述直接输出 装置的TS流进行切换的第二切换单元。实施本专利技术的TS流转ASI流的装置及相应的可控ASI流输出系统，具有以下有益 效果成本低，设计简单，集成多路TS输入输出、多路ASI输出、源端流向可控等功能，避免 了 TS流转换为ASI流的装置价格昂贵、设计复杂、难以实现可控的多路输入和多路输出的 缺陷。锁相环的应用使得提供了整个TS流转ASI流的装置的工作基准频率。锁相环输 出不同频率适应不同模块的工作频率。先入先出模块通过时钟信号和使能信号的控制很好 的对接收的TS流进行速率匹配和去空位处理。并串转换器通过时钟信号和使能信号的控 制很好的对先入先出缓冲器处理过的TS流进行并串转换。报警单元对出现空位异常时及 时报警。减噪模块的设置使得可以大大减少传输低压差分ASI信号时产生的噪声。直接输 出装置方便将TS流选择性的直接输出。切换装置提供双输入的同时可以很好的进行切换 处理。附图说明下面将结合附图及实施例对本专利技术作进一步说明，附图中图1是本专利技术TS流转ASI流的装置的第一优选实施例的结构示意图；图2是本专利技术TS流转ASI流的装置的第二优选实施例的结构示意图；图3是本专利技术TS流转ASI流的装置的优选实施例的锁相环的电路示意图；图4是本专利技术TS流转ASI流的装置的优选实施例的先入先出缓冲器的电路示意 图；图5是本专利技术TS流转ASI流的装置的优选实施例的并串转换器的电路示意图；图6是本专利技术可控ASI流输出系统的优选实施例的电路示意图；图7是本专利技术可控ASI流输出系统的优选实施例的结构示意图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并 不用于限定本专利技术。如图1所示，在本专利技术的TS流转ASI流的装置的第一优选实施例的结构示意图 中，所述TS流转ASI流的装置包括先入先出缓冲器1和并串转换器2，先入先出缓冲器1用 于对接收的TS流提供速率匹配和去空位处理，并串转换器2用于将先入先出缓冲器1处理 过的TS流进行并串转换，输出ASI流。采用本专利技术的TS流转ASI流的装置，首先将接收的 TS流经过先入先出缓冲器1，先入先出缓冲器1最佳为位宽Sbits深度为512字节，为输入本文档来自技高网...
【技术保护点】
一种ＴＳ流转ＡＳＩ流的装置，其特征在于，包括：用于对接收的ＴＳ流提供速率匹配和去空位处理的先入先出缓冲器（１）；以及用于将所述先入先出缓冲器（１）处理过的ＴＳ流进行并串转换，输出ＡＳＩ流的并串转换器（２）。
【技术特征摘要】
1.一种TS流转ASI流的装置，其特征在于，包括用于对接收的TS流提供速率匹配和去空位处理的先入先出缓冲器(1)；以及用于将所述先入先出缓冲器(1)处理过的TS流进行并串转换，输出ASI流的并串转换 器(2) ο2.根据权利要求1所述的TS流转ASI流的装置，其特征在于，所述TS流转ASI流的装 置还包括用于提供所述先入先出缓冲器(1)和所述并串转换器O)的工作频率的锁相环(3)。3.根据权利要求2所述的TS流转ASI流的装置，其特征在于，所述锁相环C3)包括接 收27MHz方波的输入端、将所述27MHz方波输出的第一输出端、将所述27MHz方波倍频为 270MHz输出的第二输出端以及通过非门输出复位信号的复位信号输出端。4.根据权利要求3所述的TS流转ASI流的装置，其特征在于，所述先入先出缓冲器(1) 包括接收所述TS流的数据信号的第一数据信号输入端、接收所述TS流的使能信号的写使 能信号输入端、接收所述TS流的写时钟信号的第一写时钟信号输入端、与所述第一输出端 连接的第一读时钟信号输入端、与所述复位信号输出端连接的第一复位信号输入端、读取 所述TS流空位的读空位输出端、与所述读空位输出端通过非门连接的读使能信号输入端 以及将所述先入先出缓冲器(1)处理过的TS流输出的第三输出端。5.根据权利要求4所述的TS流转ASI流的装置，其特征在于，所述并串转换器(2)包 括与所述复位信号输出端连接的第二复位信号输入端、与所述第一输出端连接的第二写时 钟信号输入端、与所述第三输出端连接的第二数据信号输入端、与所述读使能信号输入端 连接的转换使能信号输入端、与所述第二输出端连接的第二读时钟信号输入...
【专利技术属性】
技术研发人员：陈政安，
申请(专利权)人：深圳市九洲电器有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。