铜互连线的形成方法和介质层的处理方法技术

一种铜互连线的形成方法和介质层的处理方法，所述铜互连线的形成方法包括：提供半导体基底，所述半导体基底上具有介质层；在所述介质层中形成开口，开口底部露出所述半导体基底；对所述介质层进行等离子体处理；在所述开口底部和侧壁以及介质层表面形成阻挡层；在所述开口中填充金属铜；对所述半导体基底进行化学机械抛光，形成铜互连线。本发明专利技术改善了介质层的粘附性，提高了器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种铜互连线的形成方法和介质层的 处理方法。
技术介绍
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十 亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制 成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增 大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以 后，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可 以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的性能。另外，在铜互连线技术 中，低介电常数的介质材料受到广泛应用，有效的降低了电路的寄生电容，提高了器件的性 能。在已经公开的申请号为200680006603. 6的中国专利申请中公开了一种铜互连线 的形成方法。图1给出了该方法的流程示意图，图2至图7给出了该方法各步骤的剖面结 构示意图。结合图1和图2，执行步骤S101，提供半导体基底100，所述半导体基底100上具 有介质层101。所述介质层101的材料为低介电常数(l0W-k)材料，选自有机硅酸盐玻璃 (OSG)、黑钻石(BD)、有机硅玻璃(SiCOH)。结合图1和图3，执行步骤S102，在所述介质层101中形成开口 102。形成方法包 括在所述介质层101的表面上旋涂光刻胶并图案化；然后以所述图案化的光刻胶为掩膜 对所述介质层101进行刻蚀，形成开口 102。所述开口 102形成之后，通入氧气等离子体，将 残留的光刻胶灰化去除。结合图1和图4，执行步骤S103，在所述开口 102的底部和侧壁以及所述介质层 101的表面上形成阻挡层103。所述阻挡层103的材料为钽(Ta)或氮化钽(TaN)，形成方法 为物理气相沉积(PVD)。所述阻挡层103可以是单层结构，也可以是多层结构。结合图1和图5，执行步骤S104，在所述阻挡层103上形成铜晶种层104。所述铜 晶种层104可以是单层结构，也可以是由晶粒直径不同的小晶粒层和大晶粒层构成的多层 结构。结合图1和图6，执行步骤S105，在所述开口 102中填充金属铜，形成铜金属层 105。铜金属层105的形成方法为电镀(ECP)。结合图1和图7，执行步骤S106，对所述半导体基底100进行化学机械抛光，形成 铜互连线10fe。由于在电镀填充金属铜的过程中，会有部分铜溢出开口 102覆盖在所述半 导体基底100表面形成块铜(bulk Cu)，化学机械抛光的过程就是将所述块铜和部分阻挡 层103、铜晶种层104研磨去除。实际上，专利技术人发现，所述介质层101和阻挡层103之间的粘附性较差，在之后的化学机械抛光过程中，阻挡层103容易发生脱落，使得开口内填充的金属铜发生弯曲导 致“铜线弯曲缺陷”，图8给出了所述半导体基底100的俯视图，如图8所示，所述铜互连线 10 发生了弯曲形变，影响器件的可靠性。
技术实现思路
本专利技术解决的问题是提供一种铜互连线的形成方法，改善阻挡层与介质层之间的 粘附性，避免铜线弯曲缺陷。本专利技术解决的另一个问题是提供一种介质层的处理方法，改善介质层的粘附性。为解决上述问题，本专利技术提供了一种铜互连线的形成方法，包括如下步骤提供半导体基底，所述半导体基底上具有介质层；在所述介质层中形成开口，开口底部露出所述半导体基底；对所述介质层进行等离子体处理；在所述开口底部和侧壁以及介质层表面形成阻挡层；在所述开口中填充金属铜；对所述半导体基底化学机械抛光，形成铜互连线。可选的，所述等离子体处理是在非氧化性等离子体气氛中进行的。可选的，所述非氧化性等离子体气氛选自氦气(He)，氩气(Ar)，氢气(H2)，氮气 (N2)，氨气(NH3)等离子体中的一种或是它们的组合物。可选的，所述非氧化性等离子体气氛的流量为lOOsccm(毫升/分钟)至200sCCm。可选的，所述非氧化性等离子体气氛的压强为4托至6托。可选的，所述等离子体处理的温度为360摄氏度至400摄氏度。可选的，所述等离子体处理的时间为18秒至M秒。可选的，所述介质层的材料为低介电常数材料。可选的，所述低介电常数材料选自有机硅酸盐玻璃(0SG)、黑钻石(BD)、有机硅玻 璃(SiCOH)中的一种或是它们的组合物。可选的，所述阻挡层的材料选自钽或氮化钽。为解决上述问题，本专利技术还提供了一种介质层的处理方法，包括提供半导体基底，所述半导体基底上具有介质层，所述介质层内形成有开口 ；对所述介质层进行等离子体处理。可选的，所述等离子体处理是在非氧化性等离子体气氛中进行的。可选的，所述非氧化性等离子体气氛选自氦气(He)，氩气(Ar)，氢气(H2)，氮气 (N2)，氨气(NH3)等离子体中的一种或是它们的组合物。可选的，所述非氧化性等离子体气氛的流量为lOOsccm(毫升/分钟)至200sCCm。可选的，所述非氧化性等离子体气氛的压强为4托至6托。可选的，所述等离子体处理的温度为360摄氏度至400摄氏度。可选的，所述等离子体处理的时间为18秒至M秒。与现有技术相比，上述公开的技术方案有如下优点上述公开的铜互连线的形成方法中，在形成开口之后对介质层进行等离子体处 理，改善了阻挡层与介质层之间的粘附性，避免了铜线弯曲缺陷。上述公开的介质层的处理方法中，在形成开口之后对介质层进行了等离子体处 理，改善了所述介质层与形成在其上的其他膜层之间的粘附性。附图说明图1是现有技术下铜互连线形成方法的流程示意图；图2至图7是现有技术下铜互连线形成方法的剖面结构示意图；图8是现有技术下铜线弯曲缺陷的俯视结构示意图；图9是本专利技术实施例的铜互连线形成方法的流程示意图；图10至图16是本专利技术实施例的形成铜互连线的剖面结构示意图；图17是本专利技术实施例的形成铜互连线的俯视结构示意图。具体实施例方式专利技术人发现，介质层与之后形成在其上的膜层之间的粘附性较差的原因在于在 刻蚀形成开口的过程中以及灰化去除光刻胶的过程中，所述开口侧壁的介质层会受到一定 程度的损伤，导致表面粗糙度很大，表面起伏较大，这样会导致介质层与之后形成在其上的 膜层之间的粘附性较差。经过研究发现，通过对刻蚀后的开口侧壁的介质层表面进行等离 子体处理可以改善该缺陷，这主要由于通过等离子体轰击，等离子体一方面去除了较为粗 糙的部分，比如将较为突起或者还凹陷的表面区域进行平坦化，这样降低了表面粗糙度，使 表面不至于起伏较大；另一方面等离子体将能量传递给表面分子，增加表面能，激活表面的 化学键或者分子键，从而使其容易与后续沉积的材料结合。再者，专利技术人发现，在执行刻蚀和灰化的过程会在所述开口的侧壁造成损伤。受到 损伤的介质层材料构成了薄层，由于其内部晶格结构受到破坏，薄层的介电常数要大于介 质层本身的介电常数。对于相邻的开口，由于刻蚀和灰化过程造成的损伤，相邻开口之间的 介质层的两侧分别有受到损伤的薄层。随着工艺水平的提高，特别是进入45nm工艺之后， 所述薄层的厚度与介质层的厚度为可以比拟的同一量级，使得开口之间介质层的等效介电 常数增大，造成器件的寄生电容增大，使器件的反应速度下降。基于上述研究，专利技术人提出如下技术方案一种铜互连线的形成方法，在形成开口 之后对介质层进行等离子体处本文档来自技高网...

【技术保护点】
一种铜互连线的形成方法，其特征在于，包括：提供半导体基底，所述半导体基底上具有介质层；在所述介质层中形成开口，开口底部露出所述半导体基底；对所述介质层进行等离子体处理；在所述开口的底部和侧壁以及所述介质层的表面形成阻挡层；在所述开口中填充金属铜；对所述半导体基底进行化学机械抛光，形成铜互连线。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓武锋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31