在用于降低或消除其中一个或多个薄膜晶体管（ＴＦＴ）上的渐进阈值偏移的方法中，第一和第二电压施加至第一晶体管的源极和栅极端子上，使得第一晶体管导通并将第一电压施加至第二晶体管的栅极端子。施加给第二晶体管的栅极端子的第一电压与通过ＬＥＤ元件耦接至第二晶体管的源极端子的参考电压共同作用使得第二晶体管不导通，于是ＬＥＤ元件不接收电能。在足以降低或消除第二晶体管中的渐进阈值偏移的第一预定时间周期之后，停止将第一电压施加至第二晶体管的栅极端子。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及降低或消除薄膜晶体管(TFT)中的渐进阈值偏移。
技术介绍
用在显示器装置中的有机发光二极管(OLED)底板具有由形成在底板上的薄膜晶 体管(TFT)构成的像素。这些TFT通常由硒化镉(CdSe)、无定形硅、多晶硅、或碲(Te)构 成。每个像素还包括一个或多个由发光材料构成的LED元件。实际工作时，每个LED元件由 至少一个TFT驱动，所述TFT能够操作来选择性地对LED元件供电或停止供电，以使得LED 元件选择性地发光或者不发光。已经观察到TFT会受到称为渐进阈值偏移的现象的困扰，其中所述渐进阈值偏移 由高能电子注入TFT的栅极绝缘体并且保留在栅极绝缘体中而导致。渐进阈值偏移所带来 的一个问题是，对于给定量的TFT输入偏置，相应LED元件的光输出量降低。
技术实现思路
本专利技术公开了一种控制薄膜晶体管(TFT)电路来降低或消除其中一个或多个TFT 上的渐进阈值偏移的方法。所述TFT电路包括第一晶体管，其漏极端子连接至第二晶体管 的栅极端子，所述第二晶体管的漏极和源极端子连接至电源(Vcc)和LED元件的一端，LED 元件的另一端连接至参考电压。所述方法包括(a)对第一晶体管的源极端子施加第一电 压；(b)对第一晶体管的栅极端子施加第二电压，所施加的第一和第二电压使得第一晶体 管导通并且通过第一晶体管的源极和漏极端子将第一电压施加给第二晶体管的栅极端子， 施加给第二晶体管的栅极端子的所述第一电压与通过LED元件耦接至第二晶体管的源极 端子的参考电压共同作用使得第二晶体管不导通，其中Vcc不耦接至LED元件；以及(c)在 第一预定时间周期之后，停止将第一电压施加至第二晶体管的栅极端子。该方法还包括在第一晶体管的栅极和源极端子之间施加使得第一晶体管不导通 的电压，使得第一晶体管中的渐进阈值偏移至少部分得到逆转。权利要求1的方法，还包括(d)对第一晶体管的源极端子施加第三电压；(e)对 第一晶体管的栅极端子施加第四电压，所施加的第三电压和第四电压使得第一晶体管导通 并且通过第一晶体管的源极和漏极端子将第三电压施加给第二晶体管的栅极端子，施加给 第二晶体管的栅极端子的所述第三电压与通过LED元件耦接至第二晶体管的源极端子的 参考电压共同作用使得第二晶体管导通，其中Vcc通过第二晶体管的漏极和源极端子耦接 至所述LED元件；以及(f)在第二预定时间周期之后，停止将第三电压施加至第二晶体管的 栅极端子。参考电压可以是地电势。当第一、第二晶体管是η沟道晶体管时，第一电压可以是3足以使得第二晶体管中的渐进阈值偏移至少部分得到逆转的负电压，第三电压可以是足以 使得第二晶体管导通的正电压。当第一和第二晶体管是ρ沟道晶体管时，第一电压可以是足以使得第二晶体管中 的渐进阈值偏移至少部分得到逆转的负电压，第三电压可以是足以使得第二晶体管导通的 负电压。附图说明图IA是拥有形成高分辨率有源矩阵底板的像素结构的阴影掩模沉积系统的示意 图；图IB是图IA所示阴影掩模沉积系统中单个沉积真空腔的放大视图；图2是能够通过图IA所示阴影掩模沉积系统形成的有源矩阵底板的3X3子像素 阵列的电路图，其中所述3X3阵列的2X2阵列限定了所述有源矩阵底板的像素。具体实施例方式下面参照附图对本专利技术进行说明，其中相同的参考标号对应相同的元件。参照图IA和图1B，用于形成诸如(不限于)高分辨率有源矩阵发光二极管(LED) 显示器的电子装置的阴影掩模沉积系统2，包括多个连续排列的沉积真空腔4(如沉积真空 腔4a-4x)。沉积真空腔4的数量和排列取决于任何需要用其形成的给定产品所需的沉积事 件的数量。在实验阴影掩模沉积系统2时，柔性基板6借助于包括发送卷盘8和收紧卷盘10 的卷盘到卷盘机构平移通过连续排列的沉积真空腔4。每个沉积真空腔都包括沉积源12、基板支撑14、掩模对准系统15、和复合阴影掩 模16。例如，沉积真空腔4a包括沉积源12a、基板支撑14a、掩模对准系统15a、和复合阴影 掩模16a ；沉积真空腔4b包括沉积源12b、基板支撑14b、掩模对准系统15b、和复合阴影掩 模16b ；以及任意数量的沉积真空腔4都是如此。每个沉积源12都装填有需要的材料，以便通过相应的复合阴影掩模16上的一个 或多个开口将材料沉积到基板6上，在沉积事件期间，所述复合阴影掩模16与基板6的部 分在相应的沉积真空腔4中紧密接触。阴影掩模沉积系统2的每个复合阴影掩模6都包括一个或多个开口。所述每个复 合阴影掩模16中的开口对应于要在基板6平移通过阴影掩模沉积系统2时在相应的沉积 真空腔4中由相应的沉积源12沉积在基板6的期望的材料图案。每个复合阴影掩模16均由例如镍、铬、钢、铜、Kovar 、或Invar ，并且优选地具 有20至200微米之间的厚度，更优选地具有20至50微米之间的厚度。可以从例如Oregon、 Ashland 的 ESPICorp 公司获得Kovar 和Invar 。在美国，Kovar 是当前由 Delaware、 Wilmington的CRS Holding公司拥有的注册号为337962的注册商标；Invar 是当前由法 国的Imphy S.A.公司拥有的注册号为63970的注册商标。本领域技术人员能够理解，阴影掩模沉积系统2可以包括额外的部分(未示出)， 如所公知的退火级、测试级、一个或多个清洗级、剪切安装级等。另外，沉积真空腔4的数 量、用途和排列能够由本领域的普通技术人员根据特定应用所需的沉积一种或多种材料的4需求来做出修改。在2002年9月26日提交的美国专利申请第10/255，972号中公开了示 例阴影掩模沉积系统及其使用方法，标题为“用于控制可控元件的有源矩阵底板及其制造 方法”，其内容通过弓I用并入本文。沉积真空腔4能够用于在基板6上沉积材料，以在基板6上形成电子装置的一个 或多个电子元件。每个电子元件可以是，例如，薄膜晶体管(TFT)、存储器元件、电容器等，或 者可以是所述元件的一个或多个的组合，用于形成更高级的电子元件，例如(不限于)电子 装置的子像素或像素。根据本专利技术，可以通过沉积真空腔4中的连续沉积事件，在基板6上 通过连续沉积材料来独立形成多层电路。每个沉积真空腔4连接至真空源(未示出)，其可操作来在沉积真空腔中建立适当 的真空，以确保置于相应沉积源12中的材料得以填充，从而按照本领域公知的方式(如溅 射或汽相沉积)通过相应复合阴影掩模16中的一个或多个开口沉积在基板6上。这里，基板6被描述为连续的柔性片，其从发送卷盘8发送至沉积真空腔4，其中发 送卷盘8置于预加载的真空腔中。然而，不应理解为将本专利技术构成限制，因为阴影掩模沉积 系统2能够构造为连续处理多个独立或单独的基板。每个沉积真空腔4可以包括能够避免 基板6在通过该真空腔时下垂的支撑或引导机构。在阴影掩模沉积系统2的操作中，置于每个沉积源12中的材料在相应的沉积真空 腔4中通过相应的复合阴影掩模16中的一个或多个开口沉积在基板6的部分上，从而在基 板6上形成多个渐进的图案，其中在基板6的部分通过沉积真空腔4时存在适当的真空。 更具体地说，基板6具有多个部分，每个部分在预定的时间段置于每个沉积真空腔4中。在 所述预定时间段，从相应的沉积源12中将材料沉本文档来自技高网...
【技术保护点】
一种控制薄膜晶体管电路的方法，所述薄膜晶体管电路包括第一晶体管，其漏极端子连接至第二晶体管的栅极端子，所述第二晶体管的漏极端子和源极端子连接至Ｖｃｃ和ＬＥＤ元件的一端，ＬＥＤ元件的另一端连接至参考电压，所述方法包括：（ａ）对第一晶体管的源极端子施加第一电压；（ｂ）对第一晶体管的栅极端子施加第二电压，所施加的第一和第二电压使得第一晶体管导通并且通过第一晶体管的源极端子和漏极端子将第一电压施加给第二晶体管的栅极端子，施加给第二晶体管的栅极端子的所述第一电压与通过ＬＥＤ元件耦接至第二晶体管的源极端子的参考电压共同作用使得第二晶体管不导通，其中Ｖｃｃ不耦接至ＬＥＤ元件；以及（ｃ）在第一预定时间周期之后，停止将第一电压施加至第二晶体管的栅极端子。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：托马斯彼得布罗迪，
申请(专利权)人：阿德文泰克全球有限公司，
类型：发明
国别省市：VG[英属维尔京群岛]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。