ＳＯＩ芯片的制造方法技术

本发明专利技术是一种ＳＯＩ芯片的制造方法，针对在平台部具有氧化膜的ＳＯＩ芯片的ＳＯＩ层的整个面上，形成硅外延层的步骤（ｆ），其特征在于：将氯化氢气体混入反应气体中。借此，提供一种ＳＯＩ芯片的制造方法，能简单地在平台部具有氧化膜的ＳＯＩ芯片的ＳＯＩ层上，使硅外延层成长，并能抑制制造出来的ＳＯＩ芯片发生翘曲；又，即便是在元件制造等的这类的后续步骤中，也能降低微粒的发生，进而能谋求削减制造ＳＯＩ芯片的成本。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是涉及一种SOI芯片的制造方法，特别是涉及一种在平台部 (terrace)具有氧化膜的SOI芯片的制造方法，其具有形成硅外延层的步骤， 该步骤是在SOI芯片的SOI层的整个面，形成硅外延层。
技术介绍
作为半导体元件用的芯片的其中一种，有在绝缘膜即硅氧化膜上形成硅 层(以下，有称为SOI层的情形)而成的绝缘层上覆硅(Silicon on Insulator(SOI)) 芯片。此SOI芯片，其成为元件制作区域的基板表层部的SOI层，由于埋入 绝缘层(埋入氧化层(BOX层))而与基板内部作电性分离，所以具有寄生电容 小且耐放射性能力高等的特征。因此，可期待高速、低耗电动作、防止软错 误等的效果，被认为有希望作为高性能半导体元件用的基板。作为制造此SOI芯片的代表的方法，可举出芯片贴合法。此贴合法，例 如是在由单晶硅所构成的接合芯片与基底芯片的至少其中一方的表面上，形 成热氧化膜后，隔着此形成的热氧化膜来密接两片芯片，再通过施行结合热 处理来提高结合力，之后，将其中一方的芯片(用以形成SOI层的芯片(以下 称为接合芯片))，通过磨削、镜面研磨等，来使其薄膜化，而制造出SOI芯以此种方式制造出来的SOI芯片的情况，在被贴合起来的两片芯片的周 边部，存在一厚度稍微薄的被称为研磨塌边的部分或倒角(chamfer)部，该部 分会以未结合或是以结合力弱的未结合部分的方式而残留下来。在有此种未 结合部分存在时，若通过磨削等来实行薄膜化，则在该薄膜化步骤中，该未 结合部分的一部分会剥落。因此，薄膜化后的接合芯片的直径，会变为比作 为基台的基底芯片小，又，在周边部会连续地形成微小的凹凸。若将此种SOI芯片投入元件步骤中，残留的未结合部分会在元件步骤中 剥离，并产生微粒而致使元件产率下降。因此，在薄膜化后的接合芯片的顶面上，以露出周边部的方式，贴上遮 蔽带来进行蚀刻，借此，预先除去残留的未结合部分。以此种方式除去未结 合部分而露出来的基底芯片的外周部区域，被称为平台部。另一方面，作为将接合芯片薄膜化的方法，除了通过上述的磨削、研磨 以外，也有被称为离子注入剥离法的方法，此方法是在贴合前的接合芯片中， 预先形成氢离子等的离子注入层，而在与基底芯片贴合后，以该离子注入层 为界来进行剥离，借此来将接合芯片薄膜化。此种"离子注入剥离法"，由 于能制作出一种SOI层的膜厚薄且膜厚均匀性极为优异的SOI芯片，所以开 始广泛地使用。即便是此种离子注入剥离法，研磨塌边部分也会成为未结合部分，在剥离后，于研磨塌边部分，SOI层不会被转印，而成为基底芯片露出来的平台部。近年来，作为对于制作双极性元件、功率元件等极为有用的芯片，SOI 层的膜厚是数y m(微米)至数十P m的比较厚的SOI芯片，受到很大的期待。但是，当要制造一种SOI层的膜厚是数um、厚度公差是士0.1"m程度 的高品质SOI芯片的情况，在利用磨削、研磨来实行接合芯片的薄膜化的方 法中，即便采用高精度的研磨手段，相对于目标膜厚，最多也只能获得士0.3 um程度的面内均匀性，因而SOI层的膜厚偏差大，膜厚均匀性有其界限。因此，为了实现膜厚均匀性的方法，可举出日本特开2000-30995号公报 所揭示的方法。在此日本特开2000-30995号公报中，是揭示一种方法，该方 法是先利用一种能比较容易获得SOI层的膜厚均匀性为士O.Ol " m以下的离 子注入剥离法，形成SOI层，之后，在此SOI层的表面上，实行外延成长， 来增加SOI层的厚度。但是，此情况，考虑SOI芯片的翘曲，若预先在基底芯片上形成氧化膜 后才进行贴合来制作SOI芯片，则SOI芯片会成为周边平台部(未结合部分) 的氧化膜露出来的状态，在此状态下，若在SOI层的整个面上实行外延成长， 则聚硅会成长在平台部的氧化膜上，于是在之后的步骤中，成为发生微粒污 染等的原因。一般而言，为了使此聚硅不会成长，先将SOI芯片浸渍在氢氟酸(HF)水 溶液中，除去平台部的氧化膜后，才实行外延成长，但是在基底芯片残留有4翘曲防止用的背面氧化膜时，由于背面氧化膜的膜厚也减少，所以会有制造 出来的SOI芯片的翘曲变大这样的问题。想要解决此种问题，避免用以防止SOI芯片发生翘曲的背面氧化膜减少至必要程度以上，考虑根据日本特开2006-270039号公报所记载的实行氢氟 酸旋转洗净等的这样的方法，仅先完全地除去平台部的氧化膜，然后实行外 延成长；或是根据在外延成长后，仅除去平台部的氧化膜，来同时除去被形 成在平台部的氧化膜上的聚硅。若以此种方式完全地除去平台部的氧化膜， 则在SOI层周边下部的埋入氧化层(BOX层)会受到严重的侵蚀，成为突出 (overhang)结构的不安定状态，而有成为微粒的发生源这样的问题。
技术实现思路
本专利技术是鉴于此种问题而开发出来，其目的是提供一种SOI芯片的制造 方法，能简单地在平台部具有氧化膜的SOI芯片的SOI层上，使硅外延层成长，并能抑制制造出来的SOI芯片发生翘曲；又，即便是在元件制造等的这类的后续歩骤中，也能降低微粒的发生，进而能谋求削减制造SOI芯片的成本。为了达成上述目的，本专利技术提供一种SOI芯片的制造方法，是至少具有 形成硅外延层的步骤，而在平台部具有氧化膜的SOI芯片的SOI层的整个面上，形成硅外延层，该SOI芯片的制造方法的特征在于将氯化氢气体混入用以形成前述硅外延层时的反应气体中。如此，本专利技术的SOI芯片的制造方法，至少是在平台部具有氧化膜的SOI 芯片的SOI层的整个面上，形成硅外延层时，根据使氯化氢气体混入反应气体中，即便是在sor芯片的平台部有氧化膜覆盖的状态，在硅外延层的形成歩骤吋，在氧化膜上也不会成长聚硅，而能选择地仅在SOI层上实行硅外延 层的成长。因此，由于在SOI芯片的平台部上不会产生聚硅，所以在之后的歩骤中，能降低由于聚硅而产生的微粒。又，公知的外延成长，由于聚硅会产生在平台部，所以在外延成长后， 需要进行只除去聚硅的步骤，但是本专利技术的情况，根据在外延层形成步骤时， 将氯化氢气体混入反应气体中，聚硅不会成长在平台部，所以在此步骤后，不需要用以除去聚硅的步骤，于是SOI芯片的制造步骤简单化，且 需要添加新的设备，而能谋求削减制造SOI芯片的成本。进而，即便是以降低翘曲为目的而在SOI芯片上形成背面氧化膜的情况， 如本专利技术，根据在外延层形成步骤时，将氯化氢气体混入反应气体中，聚硅不会成长，所以不需要如公知般地在外延层形成步骤前，完全地除去SOI芯片的平台部的氧化膜的步骤，并且背面氧化膜不会减少必要程度以上。因此，能保持制造出来的SOI芯片的背面氧化膜的厚度，所以能制造出一种SOI芯片，即便是在外延成长后，翘曲也受到抑制。此情况，较佳是相对于前述反应气体的流量，将前述氯化氢气体的流量 设为1%以上。如此，相对于前述反应气体的流量，根据将氯化氢气体的流量设为1% 以上，能效率佳地抑制聚硅的成长。又，本专利技术，较佳是作为用以形成前述硅外延层并在平台部具有氧化膜的SOI芯片，是使用一种具备根据离子注入剥离法被薄膜化而成的SOI层 的SOI芯片。如此，作为在形成硅外延层之前，在平台部具有氧化膜的SOI芯片，使 用 -种具备根据离子注入剥离法被薄膜化而成的SOI层的SOI芯片，借此，本文档来自技高网...

【技术保护点】
一种ＳＯＩ芯片的制造方法，是至少具有形成硅外延层的步骤，而在平台部具有氧化膜的ＳＯＩ芯片的ＳＯＩ层的整个面上，形成硅外延层，该ＳＯＩ芯片的制造方法的特征在于：　将氯化氢气体混入用以形成前述硅外延层时的反应气体中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：横川功，能登宣彦，
申请(专利权)人：信越半导体股份有限公司，
类型：发明
国别省市：JP[日本]