金属氧化物半导体场效应晶体管及其形成方法技术

一种金属氧化物半导体场效应晶体管及其形成方法。其中金属氧化物半导体场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极，位于栅极两侧的侧墙及位于栅极两侧半导体衬底内的源／漏极延伸区；在栅极两侧的半导体衬底内分别定义源极区及沿位线方向互相平行的至少两个漏极区；向源极区和漏极区注入离子，形成源极和至少两个漏极；于半导体衬底上形成层间绝缘层，且层间绝缘层覆盖栅极；在层间绝缘层内形成分别与源极、栅极及漏极连通的导电插塞。本发明专利技术降低了工艺成本以及制作时间，提高了制作效率。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及金属氧化物半导体场效应晶体管(M0SFET) 及其形成方法。
技术介绍
随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶 体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。当晶体管尺寸 縮小时，其栅极的长度也会随之变短。随着栅极长度的不断縮短，要求源/漏极以及源/漏 极延伸区(Source/Drain Extension)相应地变浅，当前工艺水平要求半导体器件的源/漏 极结的深度小于1000埃，而且最终可能要求结的深度在200埃或者更小的数量级。 但是随着栅极长度的縮短，在离子注入过程中，出现了很多影响晶体管正常工作 的负面效应，比如短沟道效应(Shot Channel Effect, SCE)。 现有形成MOSFET过程中，非晶化半导体衬底来解决短沟道效应，具体工艺如图1 至图4。参考图l，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离 结构101之间的区域为有源区102 ;在有源区102的半导体衬底100中掺杂离子，形成掺杂 阱103 ;在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质 层104与栅极105构成栅极结构106。 如图2所示，以栅极结构106为掩膜，在半导体衬底100内进行锗非晶化注入，形 成锗非晶化注入区108。进行所述锗非晶化注入的目的在于抵制后续离子瞬时增强扩散效 应(TED)而造成的短沟道器件关断电流增大等特性退化问题缺点。 如图3所示，继续以栅极结构106为掩膜，进行离子注入，在半导体衬底100内形 成源/漏极延伸区110。在栅极结构106两侧形成侧墙112 ;以侧墙112及栅极结构106为 掩膜，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源极114a和漏极114b。 最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。 如图4所示，在形成有晶体管的半导体衬底100上形成层间绝缘层116，且层间绝 缘层116覆盖晶体管；在层间绝缘层116上旋涂光刻胶层，经过曝光显影工艺，分别在源极 114a、漏极114b和栅极105对应位置形成通孔图形；以光刻胶层为掩膜，刻蚀层间绝缘层 116，在在源极114a、漏极114b和栅极105位置形成通孔；在通孔内填充满导电物质，在源 极114a位置形成与源极电接触的导电插塞118a，在漏极114b位置形成与漏极电接触的导 电插塞118b，在栅极105位置形成与栅极105电接触的导电插塞118c。 中国专利申请200510029146还可以发现更多与上述技术方案相关的信息。 随着半导体器件的尺寸不断减小，在解决短沟道效应的同时，对于器件的电性能 要求也越来越高。如图5所示，在栅极105区的导电插塞118c上加一偏置电压，从而把源极 114a区和漏极114b区连接起来；如果将源极114a区和半导体衬底100接地，在漏极114b 区加一电压，电流由漏极114b区流向源极114a区。由于漏极114b区只有一个导电插塞 118b与漏极114b导通，在导电插塞118b上只能加一个电位，不能满足MOSFET功能变化的不同要求，并且当M0SFET由高速向低速变化时，很容易产生漏电，降低半导体器件的电性
技术实现思路
本专利技术解决的问题是提供一种金属氧化物半导体场效应晶体管(MOSFET)及其形 成方法，防止半导体器件电性能降低，且对电路不同要求不能满足。 为解决上述问题，本专利技术提供一种金属氧化物半导体场效应晶体管的形成方法，包括提供半导体衬底，所述半导体衬底上形成有栅极，位于栅极两侧的侧墙及位于栅极两侧半导体衬底内的源/漏极延伸区；在栅极两侧的半导体衬底内分别定义源极区及沿位线方向互相平行的至少两个漏极区；向源极区和漏极区注入离子，形成源极和至少两个漏极； 于半导体衬底上形成层间绝缘层，且层间绝缘层覆盖栅极；在层间绝缘层内形成分别与源极、栅极及漏极连通的导电插塞。 可选的，向漏极区注入离子，形成第一漏极和第二漏极。 可选的，向漏极区注入离子，形成第一漏极、第二漏极和第三漏极。 可选的，所述MOS晶体管的源/漏极延伸区导电类型为n型，注入离子是n型离子。所述n型离子为磷离子或砷离子。 可选的，所述MOS晶体管的源/漏极延伸区导电类型为p型，注入离子是p型离子。 可选的，在形成层间绝缘层之前，还包括在源极区及漏极区的半导体衬底上及栅 极上形成接触层；再于漏极区之间形成隔离层。可选的，所述接触层材料为自对准多晶硅化物。所述隔离层为硅化金属阻止区。 本专利技术还提供一种金属氧化物半导体场效应晶体管，包括半导体衬底，位于半导 体衬底上的栅极，位于栅极两侧半导体衬底内的源漏极延伸区，位于栅极两侧半导体衬底 内的源极和漏极，所述源极和漏极比源/漏延伸区深度深，其中漏极至少有两个，且沿位线 方向互相平行，各漏极上分别对应连接有导电插塞。 与现有技术相比，本专利技术具有以下优点在漏极区形成有至少两个漏极，每个漏极 分别对应连接导电插塞。由一个源极、一个栅极和至少两个漏极构成一个MOSFET，可以向不 同漏极加不同的电压，调制不同漏极上的电压来获得所需MOSFET的电性能，即通过电压的 调制来满足晶体管不同设计的需要，降低工艺成本以及制作时间，进一步提高了制作效率。 另外，当MOSFET由高速向低速变化时，只需通过调节不周漏极上的电压，使电压 差满足一定要求，就能防止漏电流的产生，提高了半导体器件的电性能。附图说明 图1至图4是现有工艺形成M0SFET的示意图； 图5是现有工艺形成的M0SFET结构示意图； 图6是本专利技术形成M0SFET的具体实施方式流程图； 图7至图13是本专利技术形成M0SFET的实施例示意图； 图9A是图9沿AA方向的剖面图； 图9B是图9沿BB方向的剖面图； 图IOA是图IO沿AA方向的剖面 图10B是图10沿BB方向的剖面图； 图IIB是图11沿BB方向的剖面图； 图12A是图12沿AA方向的剖面图； 图13A是图13沿AA方向的剖面图； 图14是在器件宽长比为20/4时，在第一漏极上加预定电压，第二漏极上加不同电 压时器件的输出特性曲线； 图15是在器件宽长比为20/2时，在第一漏极上加预定电压，第二漏极上加不同电 压时器件的输出特性曲线； 图16是在器件宽长比为20/4时，在栅极上加预定电压，第二漏极上加不同电压时 器件的输出特性曲线； 图17是在器件宽长比为20/2时，在栅极上加预定电压，第二漏极上加不同电压时 器件的输出特性曲线。具体实施例方式现有一个MOSFET包括一个栅极， 一个源极和一个漏极，不能满足MOSFET功能变化 的不同要求，只能通过制造多个不同功能的MOSFET来满足不同设计要求，制作成本高；并 且当MOSFET由高速向低速变化时，很容易产生漏电，降低半导体器件的电性能。因此本发 明对MOSFET进行了改进，其结构如下 —种金属氧化物半导体场效应晶体管，包括半导体衬底，位于半导体衬底上的 栅极，位于栅极两侧半导体衬底内的源漏极延伸区，位于栅极两侧半导体衬底内的源极和 漏极，所述源极和漏极比源/漏延伸区深度深，其中漏极至少有两个，且沿位线方向互相平 行，各漏极上分本文档来自技高网...

【技术保护点】
一种金属氧化物半导体场效应晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有栅极，位于栅极两侧的侧墙及位于栅极两侧半导体衬底内的源／漏极延伸区；在栅极两侧的半导体衬底内分别定义源极区及沿位线方向互相平行的至少两个漏极区；向源极区和漏极区注入离子，形成源极和至少两个漏极；于半导体衬底上形成层间绝缘层，且层间绝缘层覆盖栅极；在层间绝缘层内形成分别与源极、栅极及漏极连通的导电插塞。

【技术特征摘要】
一种金属氧化物半导体场效应晶体管的形成方法，其特征在于，包括提供半导体衬底，所述半导体衬底上形成有栅极，位于栅极两侧的侧墙及位于栅极两侧半导体衬底内的源/漏极延伸区；在栅极两侧的半导体衬底内分别定义源极区及沿位线方向互相平行的至少两个漏极区；向源极区和漏极区注入离子，形成源极和至少两个漏极；于半导体衬底上形成层间绝缘层，且层间绝缘层覆盖栅极；在层间绝缘层内形成分别与源极、栅极及漏极连通的导电插塞。2. 如权利要求1所述金属氧化物半导体场效应晶体管的形成方法，其特征在于，向漏 极区注入离子，形成第一漏极和第二漏极。3. 如权利要求1所述金属氧化物半导体场效应晶体管的形成方法，其特征在于，向漏 极区注入离子，形成第一漏极、第二漏极和第三漏极。4. 如权利要求1所述金属氧化物半导体场效应晶体管的形成方法，其特征在于，所述 M0S晶体管的源/漏极延伸区导电类型为n型，注入离子是n型离子。5. 如权利要求4所述金属氧化物半导体场效应晶体管的形成方法，其特征在于，所述n 型离子为磷离子或砷离子。6. 如权利要...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]