导线架的内引脚具有转接焊盘的交错堆叠式芯片封装结构制造技术

本发明专利技术提供一种导线架的内引脚具有转接焊盘的交错堆叠式芯片封装结构，包含：一个由多个相对排列的内引脚群、多个外引脚群以及一芯片承座所组成的导线架，其中芯片承座配置于多个相对排列的内引脚群之间，且与多个相对排列的内引脚群形成一高度差；一多芯片交错堆叠结构，由多个芯片交错堆叠而成，多芯片交错堆叠结构配置于芯片承座上且与多个相对排列的内引脚群形成电性连接；以及一封装体，包覆多芯片交错堆叠结构及导线架并将多个外引脚群伸出于该封装体外；其特征在于导线架中的内引脚还被覆一绝缘层且绝缘层上再选择性地形成多个金属焊盘。

【技术实现步骤摘要】

本专利技术涉及一种多芯片交错堆叠封装结构，特别是有关于一种在导线架的 内引脚上配置有转接焊盘的多芯片交错堆叠封装结构。
技术介绍
近年来，半导体的后段工艺都在进行三维(Three Dimension; 3D)的封装， 以期利用最少的面积来达到相对大的半导体集成度(Integrated)或是内存的容 量等。为了能达到此一目的，现阶段已发展出使用芯片堆叠(chip stacked)的 方式来达成三维(Three Dimension; 3D)的封装。在现有技术中，芯片的堆叠方式是将多个芯片相互堆叠于一基板上，然后 使用引线接合的工艺(wire bonding process)来将多个芯片与基板连接。图1A 是现有的具有相同或是相近芯片尺寸的堆叠型芯片封装结构的剖面示意图。如 图1A所示，现有的堆叠型芯片封装结构lOO包括一电路基板(package substrate) 110、芯片120a、芯片120b、 一间隔物(spacer) 130、多条导线140与一封装 胶体(encapsulant) 150。电路基板110上具有多个焊盘112，且芯片120a与 120b上也分别具有多个焊盘12本文档来自技高网...

【技术保护点】
一种导线架的内引脚上具有转接焊盘的堆叠式芯片封装结构，其特征在于，包含：　导线架，由多个相对排列的内引脚群、多个外引脚群以及一芯片承座所组成，所述芯片承座配置于所述相对排列的内引脚群之间且与所述相对排列的内引脚群形成一高度差，所述内引 脚的局部位置上还被覆一绝缘层且所述绝缘层上选择性地形成多个金属焊盘；　多芯片交错堆叠结构，由多个芯片堆叠而成，所述多芯片交错堆叠结构配置于所述芯片承座上且经由多条金属导线与所述相对排列的内引脚群形成电性连接；及　封装体，包覆所述 多芯片交错堆叠结构及所述导线架，所述外引脚群伸出于所述封装体外；　其中所述导线架中包括至少一总线架，所...

【技术特征摘要】
1.一种导线架的内引脚上具有转接焊盘的堆叠式芯片封装结构，其特征在于，包含导线架，由多个相对排列的内引脚群、多个外引脚群以及一芯片承座所组成，所述芯片承座配置于所述相对排列的内引脚群之间且与所述相对排列的内引脚群形成一高度差，所述内引脚的局部位置上还被覆一绝缘层且所述绝缘层上选择性地形成多个金属焊盘；多芯片交错堆叠结构，由多个芯片堆叠而成，所述多芯片交错堆叠结构配置于所述芯片承座上且经由多条金属导线与所述相对排列的内引脚群形成电性连接；及封装体，包覆所述多芯片交错堆叠结构及所述导线架，所述外引脚群伸出于所述封装体外；其中所述导线架中包括至少一总线架，所述总线架配置于所述相对排列的内引脚群与所述芯片承座之间。2. 如权利要求l所述的封装结构，其特征在于，所述多芯片交错堆叠结构 中的每一所述芯片包括-芯片本体，具有一焊线接合区域，所述焊线接合区域邻近于所述芯片本体 的单一侧边或相邻两侧边，其中所述芯片本体具有多个位于所述焊线接合区域 内的第一焊盘以及多个位于所述焊线接合区域外的第二焊盘；第一保护层，配置于所述芯片本体上，其中所述第一保护层具有多个第一 开口，以暴露出所述第一焊盘与所述第二焊盘；重配置线路层，配置于所述第一保护层上，其中所述重配置线路层从所述 第二焊盘延...

【专利技术属性】
技术研发人员：沈更新，林峻莹，陈雅琪，陈煜仁，毛苡馨，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]