半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，更特别地，提供一种具有低电阻Ｗ－Ｎｉ合金薄层的半导体器件及其制造方法。该半导体器件包括Ｗ－Ｎｉ合金薄层。该Ｗ－Ｎｉ合金薄层中Ｎｉ的重量在该Ｗ－Ｎｉ合金薄层的总重量的大约０．０１至大约５．０ｗｔ％的范围。

【技术实现步骤摘要】

本专利技术涉及，更特别地，涉及包括具有低电阻 的鴒合金薄层的。
技术介绍
图l是曲线图，示出作为设计规则减小的函数的栅极线电阻。参照图1，水平轴表示栅极线的线宽(nm),竖直轴表示栅极线的电阻 (Q)。当栅极线的线宽减小时，片册极线的电阻迅速增大。因此，为了减小由于 半导体器件中集成密度增大和设计规则减小而迅速增加的栅极线电阻，需要 减小用于形成栅极线的材料的电阻率。通常，多晶硅，其主要通过低压化学气相沉积(LP CVD)法制造，已 广泛应用于导电薄层沉积于栅极氧化物层上的栅极结构中，因为多晶硅是稳 定的，能容易地结合到薄层，能容易地在室温下沉积，且能通过蚀刻工艺容 易地图案化。但是，多晶硅不适于高密度集成电路，因为多晶硅具有较高的 电阻，即使能通过向多晶硅中注入掺杂剂来提高电导率。考虑到多晶硅的优点，开发了各种结构来减小多晶硅的电阻。所开发的 结构的示例包括多晶硅化物(polyside)结构，其中金属硅化物例如WSi2、 TiSi2、 TaSi2、 MoSi2沉积于多晶硅上；自对准石圭化物(salicide )结构，其中 金属和硅被退火；包括純金属硅化物或氮化物的结构；以及包括金本文档来自技高网...

【技术保护点】
一种半导体器件，包括Ｗ－Ｎｉ合金薄层。

【技术特征摘要】
KR 2008-1-29 9061/081. 一种半导体器件，包括W-Ni合金薄层。2. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层中Ni的重 量在该W-Ni合金薄层的总重量的大约0.01至大约5.0wt。/。的范围。3. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层中Ni的重 量在该W-Ni合金薄层的总重量的大约0.01至大约2.0wt。/。的范围。4. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层中Ni的重 量在该W-Ni合金薄层的总重量的大约0.01至大约1.0wt。/。的范围。5. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层构成栅极图 案的一部分。6. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层构成位线图 案的一部分。7. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层构成接触图 案的一部分。8. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层构成布线图 案的一部分。9. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层通过在大约 750到大约950°C的温度范围对至少一 W薄层和至少一Ni薄层的复合薄层 退火大约5到大约15分钟的时间范围而形成，该复合薄层通过交替且顺序 地沉积该至少一 W薄层和该至少一 Ni薄层而形成。10. 如权利要求1所述的半导体器件，其中该W-Ni合金薄层利用包含 W和Ni的濺射輩巴通过物理气相沉积形成。11. 一种半导体器件，包括 栅极绝缘层图案；形成于该栅极绝缘层图案上的多晶硅层图案； 形成于该多晶硅层图案上的欧姆接触层； 形成于该欧姆接触层上的阻挡层；及 形成于该阻挡层上的栅电极层， 其中该栅电极层包括W-Ni合金薄层。12. 如权利要求11所述的半导体器件，其中该欧姆接触层包括WSix、Ti、或WSix和Ti的组合。13. 如权利要求11所述的半导体器件，其中阻挡层包括TiN、 W...

【专利技术属性】
技术研发人员：白宗玟，郑圣熙，崔吉铉，车泰昊，朴嬉淑，李柄学，朴在花，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]