集成电路布局设计的检验方法技术

本发明专利技术公开了一种集成电路布局设计的检验方法，包括以下步骤：选择一电路设计布局进行检查，根据一判断规则，判断电路设计布局中的位于不同层间导线重叠处的接触孔（ｖｉａ）排列是否太狭长，或接触孔数量是否不够。在一实施例中，电路设计布局包括位于一第一金属层的导线和位于一第二金属层的导线，第一金属层的导线和第二金属层的导线至少在一重叠区域彼此重叠，且第一金属层的导线和第二金属层的导线通过多个接触孔电性连接，判断重叠区域中接触孔的总面积和上述重叠区域的面积的比例是否小于一警示值，以判断电路设计布局中，位于不同层间导线重叠处的接触孔（ｖｉａ）排列是否太狭长，或接触孔数量是否不够。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种设计规则检查和布局与图式规则检査。
技术介绍
随着集成电路技术的发展，计算机辅助设计(Computer Aided Design, CAD)系统尤其是电子设计自动化(Electronics Design Automation, EDA)技术日益被运用到半导体集成电路的设计中。在实际生产制造集成电路芯片前， 一般会以审査软件进行检査，确认此集成电路的设计符合将要用于生产制造此一芯片的制造要求与限制，包括确认此集成电路实体设计的布局相符于其图式的设计，这些都是在实际制造一电路前非常重要的步骤。有了这些确认的程序，由指定制造方法所制造出来的电路特性才得以保障。诸如用于生产制造一芯片的制造要求与限制，检查集成电路实体设计的布局是否相符于其图式的设计的方法， 一般统称为规则。在实际执行上，这些规则被称为设计规则检查规则(Design Rule Check mles， DRC rules)及布局与图式规贝U(Layout Versus Schematic rules, LVS rules)。在设计集成电路(Integrated Circuit, IC)的金属导本文档来自技高网...

【技术保护点】
一种集成电路布局设计的检验方法，其特征在于，包括：　选择一电路设计布局进行检查；及　根据一判断规则，判断该电路设计布局中，位于不同层间导线重叠处的接触孔排列是否太狭长，或接触孔数量是否不够。

【技术特征摘要】
1、一种集成电路布局设计的检验方法，其特征在于，包括选择一电路设计布局进行检查；及根据一判断规则，判断该电路设计布局中，位于不同层间导线重叠处的接触孔排列是否太狭长，或接触孔数量是否不够。2、 根据权利要求1所述的集成电路布局设计的检验方法，其特征在于， 该电路设计布局中，不同层间导线包括位于一第一金属层的导线和位于一第二 金属层的导线，该第一金属层的导线和该第二金属层的导线通过这些接触孔电 性连接。3、 根据权利要求2所述的集成电路布局设计的检验方法，其特征在于，该第一金属层的导线的宽度大于该第二金属层的导线的宽度。4、 根据权利要求2所述的集成电路布局设计的检验方法，其特征在于，该判断规则包括以一软件，计算出第一金属层的导线和第二金属层的导线的重叠区域的面积；以该软件，计算出该重叠区域中接触孔的总面积；计算该重叠区域中接触孔的总面积除以该重叠区域的面积是否小于一警 示值。5、 根据权利要求4所述的集成电路布局设计的检验方法，其特征在于， 该警示值为1/4。6、 根据权利要求1所述的集成电路布局设计的检验方法，其特征在于， 还包括若该电路设计布局...

【专利技术属性】
技术研发人员：苏士益，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]