薄膜晶体管基板及其制造工艺制造技术

本发明专利技术涉及一种薄膜晶体管基板及其制造工艺。该薄膜晶体管基板包括多条扫描线，多个薄膜晶体管，多条与该扫描线设置在同一层的第一数据线，多条跨过该扫描线而连接该第一数据线的第二数据线，一覆盖该第一数据线的公共电极。该薄膜晶体管的栅极连接到该扫描线，源极连接到该第二数据线。

【技术实现步骤摘要】

本专利技术是关于一种薄膜晶体管基板及其制造工艺。
技术介绍
液晶显示面板通常包括一薄膜晶体管基板、 一彩色滤光片基板和夹在该两个基板之间的液晶层，其是通过分别施加电压至该两个基板，控制其间液晶分子扭转而实现光的通过或不通过，从而达到显示的目的。传统液晶显示面板的液晶驱动方式为扭转向列模式，然而其视角范围比较窄，即从不同角度观测画面时，将观测到不同的显示效果。边缘电场开关(Fringe Field Switching, FFS)技术是基于传统液晶显示面板的视角狭小等问题而提出的解决方案，其与平面内开关(In-Plane Switching, IPS)广 一见角技术不同之处在于，边缘开关^支术将通过透明导电层形成的公共电极整体置于像素电极上方或下方，从而获得了高效的边缘电场，提高了开口率，并减少了光泄漏。因此，边缘电场开关技术具有更好的视角和对比度。请参阅图1，是一种现有技术薄膜晶体管基板的局部平面示意图。该薄膜晶体管基板100包括多条平行间隔设置的扫描线117、多条平行间隔设置的数据线146、多个薄膜晶体管101、多个像素电极135和一公共电才及156。该多条数据线146与该多条扫描线117垂直绝缘相交。该薄膜晶体管101位于该扫描线117与该数据线146的相交处。该薄膜晶体管101的4册极116连接到该扫描线117，源极144连接到该数据线146，漏极145连接到该^象素电才及135。请参阅图2,是该薄膜晶体管基板100沿II1-II1方向和II2-II2方向的剖面示意图。该薄膜晶体管基板100包括一玻璃基底111。该扫描线117和该栅极116设置在该玻璃基底111的上表面。该扫 描线117、该栅极116和该玻璃基底111的上表面设置有一栅极绝 纟彖层121。该半导体沟道层126对应该栅极116设置在该栅极绝缘 层121的上表面，该像素电极135邻近该半导体沟道层126设置在 该栅极绝缘层121的上表面。该源极144和该漏极145对应该栅极 116设置在该半导体层沟道层126的上表面，且该漏极145覆盖介 于该半导体沟道层126与该像素电极135之间的栅极绝缘层121和 该^像素电才及135的一部分，该数据线146if争过该扫描线117设置在 该4册极绝缘层121的上表面。该钝化层151覆盖该数据线146、该 栅极绝缘层121、该源极144、该漏极145和该像素电极135。该公 共电极156对应该数据线146和该像素电极135设置在该钝化层151 的上表面。请参阅图3，是该薄膜晶体管基板100的制造工艺流程图。该 薄膜晶体管基板100的制造工艺主要包括五道掩膜，其主要步骤如 下步骤S1:形成栅极和扫描线；步骤S2:形成栅极绝缘层和半导体沟道层；步骤S3:形成像素电极；步骤S4:形成源极、漏极、数据线和沟槽；步骤S5:形成钝化层和公共电极。但是，由上述制造工艺得到的该薄膜晶体管基板100，其数据 线146与公共电极156之间和像素电极135与公共电极156之间都 4又具有一4屯化层151, /人而该数据线146与该7>共电极156构成的 电容和该像素电极135与该公共电极156构成的电容的两个极板间 的厚度较薄，使得该两个电容的电容值较大，因而对该两个电容充 电需耗费较多电量且需要较长的充电时间。
技术实现思路
为了解决现有技术薄膜晶体管基板耗电多且充电时间长的问题，有必要提供一种耗电少且充电时间短的薄膜晶体管基板。为了解决现有技术薄膜晶体管基板制造工艺得到的薄膜晶体管基板耗电多且充电时间长的问题，有必要提供一种耗电少且充电时间短的薄膜晶体管基板的制造工艺。一种薄膜晶体管基板，其包括多条扫描线，多个薄膜晶体管，多条与该多条扫描线设置在同 一层的第 一数据线，多条跨过该扫描线而连接该第 一数据线的第二数据线，一覆盖该第 一数据线的公共电极。该薄膜晶体管的栅极连接到该扫描线，源极连接到该第二数据线。一种薄膜晶体管基板的制造工艺，其包括如下步骤提供一基 底，在该基底上形成多个薄膜晶体管的栅极、多条扫描线和多条第 一数据线；在该基底上形成像素电极；在该多个薄膜晶体管的栅极、 该多条扫描线、该多条第 一数据线和该像素电极上形成一栅极绝缘 层；在该栅极绝缘层上依序形成一半导体沟道层；在该半导体沟道 层上形成多个薄膜晶体管的源极、漏极和多条跨过该扫描线而连接 该第一数据线的第二数据线；在该多个薄膜晶体管源极、漏极和该 多条第二数据线上形成一钝化层；在该钝化层上形成一覆盖该第一 数据线的公共电极。与现有技术相比较，本专利技术薄膜晶体管基板及其制造工艺是将 该第 一数据线与该扫描线设置在同 一层，使得该第 一数据线与该公 共电极的距离增加，从而该第一数据线与该/>共电极构成的电容的 两个才及板间的厚度增加，该电容的电容值减小，因而可缩短该电容 的充电时间且可达到省电的效果。附图说明图1是一种现有技术薄膜晶体管基板的局部平面示意图。 图2是图1所示薄膜晶体管基板沿III-III方向和II2-II2方向 的剖面示意图。图3是图1所示薄膜晶体管基板的制造工艺流程图。图4是本专利技术薄膜晶体管基板第一实施方式的局部平面示意图。图5是图4所示薄膜晶体管基板沿V1-V1方向和V2-V2方向 的剖面示意图。图6是图4所示薄膜晶体管基板的制造工艺流程图。图7至图18是图4所示薄膜晶体管基板的制造工艺各步骤的 侧面结构示意图。图19是本专利技术薄膜晶体管基板第二实施方式的制造工艺流程图。具体实施例方式请参阅图4,是本专利技术薄膜晶体管基板第一实施方式的局部平 面示意图。该薄膜晶体管基板200包括多条扫描线217、多条第一 数据线218、多条第二数据线256、多个薄膜晶体管201、多个像素 电极225、 一公共电极266、多个第一通孔243和多个第二通孔245。该多条扫描线217相互平行且间隔设置。该第一数据线218与 该扫描线217相互垂直且设置在同一层，该第一数据线218在靠近 该扫描线217处断开使得其与该扫描线217相互绝缘。该第二数据 线256位于该扫描线217的正上方，且通过两个第 一通孔243跨接 位于该扫描线217两侧的第一数据线218。该薄膜晶体管201的栅 才及216连接到该扫描线217,源才及254连接到该第二数据线256,漏 极255通过该第二通孔245连接到该像素电极225。该公共电极266 覆盖该扫描线217、该第一数据线218、该第二数据线256和该4象素 电极225。请参阅图5,是该薄膜晶体管基板200沿VI-VI方向和V2-V2 方向的剖面示意图。该薄膜晶体管基板200包括一玻璃基底211。 该第一数据线218、该扫描线217、该栅极216和该像素电极225 设置在该玻璃基底211的上表面。该第 一数据线218断开的两部分 位于该扫描线217两侧。该 <象素电才及225位于该4册极216的 一 侧。 该第一数据线218、该扫描线217、该栅极216、该像素电极225和该玻璃基底211的上表面设置有一栅极绝缘层231。该对册极绝缘层 231对应该第一数据线218邻近该扫描线217的两个端部各形成一 第一通孔243，对应该4象素电才及225邻近该漏极255的位置形成一 第二通孔245。该半导体沟道层2本文档来自技高网...

【技术保护点】
一种薄膜晶体管基板，其包括：多条扫描线、多个薄膜晶体管及一公共电极，其特征在于：该薄膜晶体管基板进一步包括多条与该多条扫描线设置在同一层的第一数据线及多条第二数据线，该第二数据线跨过该扫描线而连接该第一数据线，该多个薄膜晶体管的栅极分别连接到该多条扫描线，源极分别连接到该多条第二数据线，该公共电极覆盖该第一数据线。

【技术特征摘要】

【专利技术属性】
技术研发人员：张育诚，颜硕廷，洪肇逸，
申请(专利权)人：群康科技深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：94[中国|深圳]