带导电层的竖直型半导体器件及其制造方法及电子设备技术

公开了一种带导电层的竖直型半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件可以包括：衬底；依次设置在衬底上的第一金属性层、第一源/漏层、沟道层、第二源/漏层和第二金属性层；以及绕沟道层的至少部分外周形成的栅堆叠，其中，第一金属性层和第二金属性层、沟道层以及第一源/漏层和第二源/漏层是单晶结构。

【技术实现步骤摘要】

本公开涉及半导体领域，具体地，涉及带有导电层特别是金属性层的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

技术介绍

1、在水平型器件如金属氧化物半导体场效应晶体管(mosfet)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件所占的面积不易进一步缩小或制造成本不易进一步降低。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小或制造成本更易降低。

2、在竖直型器件中，希望沟道采用单晶材料，因为相对于多晶材料，可以降低沟道电阻并因此可以堆叠多个竖直型器件从而实现高集成密度。但是，对于单晶的沟道材料，一方面难以控制栅长，另一方面难以在源/漏区提供低电阻。

技术实现思路

1、有鉴于此，本公开的目的至少部分地在于提供一种具有导电层特别是金属性层以在源/漏区提供低电阻的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

2、根据本公开的一个方面，提供了一种半导体器件，包括：本文档来自技高网...

【技术保护点】

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，

3.根据权利要求1所述的半导体器件，其中，

4.根据权利要求1至3中任一项所述的半导体器件，其中，

5.根据权利要求1至3中任一项所述的半导体器件，其中，所述第一金属性层和所述第二金属性层各自的晶格常数与所述衬底的晶格常数相差在+/-2％以内。

6.根据权利要求1至3中任一项所述的半导体器件，其中，所述第一金属性层和所述第二金属性层各自包括NiSi2或CoSi2。

7.根据权利要求1至3中任一项所述的半导体器件，还包括：>

8.根据权利...

【技术特征摘要】

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，

3.根据权利要求1所述的半导体器件，其中，

4.根据权利要求1至3中任一项所述的半导体器件，其中，

5.根据权利要求1至3中任一项所述的半导体器件，其中，所述第一金属性层和所述第二金属性层各自的晶格常数与所述衬底的晶格常数相差在+/-2％以内。

6.根据权利要求1至3中任一项所述的半导体器件，其中，所述第一金属性层和所述第二金属性层各自包括nisi2或cosi2。

7.根据权利要求1至3中任一项所述的半导体器件，还包括：

8.根据权利要求7所述的半导体器件，其中，所述衬底中包括阱区，所述泄漏抑制层与所述阱区形成pn结。

9.根据权利要求7所述的半导体器件，其中，所述泄漏抑制层包括单晶结构的绝缘层。

10.根据权利要求9所述的半导体器件，其中，所述绝缘层的晶格常数与所述衬底的晶格常数相差在+/-2％以内。

11.根据权利要求9所述的半导体器件，其中，所述绝缘层包括srtio3、(lay)2o3、laalo3或laluo3。

12.根据权利要求1所述的半导体器件，还包括：

13.根据权利要求1至3中任一项所述的半导体器件，其中，所述栅堆叠靠近所述沟道层的端部与所述沟道层自对准。

14.一种半导体器件，包括：

15.根据权利要求14所述的半导体器件，其中，所述第一导电层和所述第二导电层各自的晶格常数与所述衬底的晶格常数相差在+/-2％以内。

16.根据权利要求14或15所述的半导体器件，其中，所述第一导电层和所述第二导电层各自包括掺杂gaas或掺杂gaas：si。

17.根据权利要求14或15所述的半导体器件，还包括：

18.根据权利要求17所述的半导体器件，其中，所述衬底中包括阱区，所述泄漏抑制层与所述阱区形成pn结。

19.根据权利要求17所述的半导体器件，其中，所述泄漏抑制层包括单晶结构的绝缘层。

20.根据权利要求19所述的半导体器件，其中，所述绝缘层的晶格常数与所述衬底的晶格常数相差在+/-2％以内。

21.根据权利要求19所述的半导体器件，其中，所述绝缘层包括srtio3、(lay)2o3、l...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：