导体图案的形成方法技术

本发明专利技术公开了一种导体图案的形成方法，包括下列步骤。首先，在基底上形成第一导体层。接着，在第一导体层上形成图案化硬掩模层。然后，以图案化硬掩模层为掩模，移除部分第一导体层，以暴露出部分基底。接下来，在基底上形成介电层，且介电层覆盖图案化硬掩模层。之后，移除部分介电层，以暴露出图案化硬掩模层。再者，移除图案化硬掩模层，以在介电层中形成开口。继之，在开口中形成第二导体层。

【技术实现步骤摘要】

本专利技术涉及一种半导体工艺，且特别涉及一种。
技术介绍
随着科技的进步，电子元件的制造必须提高积集度，以符合电子元件轻、 薄、短、小的趋势。提高积集度的方法，除了缩小半导体元件本身的尺寸之 外，也可经由减小半导体元件之间的距离来实现。然而，不论是缩小半导体 元件其本身的尺寸，或是缩小半导体元件间的距离，都会发生一些工艺上的问题。以制作半导体元件中的导线为例，当半导体尺寸愈来愈小，导线尺寸亦会相对地缩小，而使得导线的高宽比(aspectratio)会愈来愈大，如此将使得导 线的制作更加困难。已知技术中提出一种导线的制作方法，其利用图案化掩模层对导体层进 行一个反应性离子蚀刻工艺，而直接形成预定高度的导线。然而，在导线的 高宽比太大的情况下，将会使得导线出现扭曲或倒塌的现象，且在后续填入 相邻两条导线之间介电层中也常会出现孔洞。导线出现扭曲、倒塌或是介电 层中的孔洞等缺陷都会造成半导体元件的效能降低。此外，已知技术另一种制作导线的方法为金属镶嵌法。然而，利用金属 镶嵌法所制作的相邻两条导线之间会出现耦合效应，而降低半导体元件的效 能。此外，在使用金属镶嵌法制作导线时，会在所形成的开口中先形成阻障 层(barrier layer),而使得导体材料更不容易填入开口中。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种，可有效 地形成品质良好的导体图案。本专利技术提出一种，包括下列步骤。首先，在基底上 形成第一导体层。接着，在第一导体层上形成图案化硬掩模层。然后，以图案化硬掩模层为掩模，移除部分第一导体层，以暴露出部分基底。接下来， 在基底上形成介电层，且介电层覆盖图案化硬掩模层。之后，移除部分介电 层，以暴露出图案化硬掩模层。再者，移除图案化硬掩模层，以于介电层中 形成开口。继之，在开口中形成第二导体层。依照本专利技术的另一实施例所述，在上述的中，导体 图案例如是导线。依照本专利技术的另一实施例所述，在上述的中，第一 导体层的材料例如是金属。依照本专利技术的另一实施例所述，在上述的中，第一 导体层的形成方法例如是物理气相沉积法。依照本专利技术的另一实施例所述，在上述的中，图案 化硬掩模层的材料例如是碳。依照本专利技术的另一实施例所述，在上述的中，图案 化硬掩模层的材料例如是光致抗蚀剂类材料。依照本专利技术的另一实施例所述，在上述的中，图案 化硬掩模层的形成方法包括下列步骤。首先，在第一导体层上形成一硬掩模 材料层。接着，对硬掩模材料层进行一个图案化工艺。依照本专利技术的另一实施例所述，在上述的中，部分 第 一导体层的移除方法例如是干式蚀刻法。依照本专利技术的另一实施例所述，在上述的中，介电 层的材料例如是氧化硅。依照本专利技术的另一实施例所述，在上述的中，介电 层的形成方法例如是化学气相沉积法。依照本专利技术的另一实施例所述，在上述的中，部分 介电层的移除方法例如是回蚀刻法。依照本专利技术的另一实施例所述，在上述的中，部分 介电层的移除方法例如是化学机械抛光法。依照本专利技术的另一实施例所述，在上述的中，图案 化硬掩模层的移除方法例如是干式蚀刻法。依照本专利技术的另一实施例所述，在上述的导体图 的形成方法中，图案 化硬掩模层的移除方法例如是湿式蚀刻法。依照本专利技术的另一实施例所述，在上述的中，第二 导体层的材料例如是金属。依照本专利技术的另一实施例所述，在上述的中，第二 导体层的形成方法包括下列步骤。首先，在介电层上形成导体材料层，且导 体材料层填满开口。接着，移除开口以外的导体材料层。依照本专利技术的另一实施例所述，在上述的中，导体 材料层的形成方法例如是物理气相沉积法。依照本专利技术的另一实施例所述，在上述的中，开口 以外的导体材料层的移除方法例如是化学机械抛光法。基于上述，在本专利技术所提出的中，由于导体图案是 分阶段形成，所以可避免导体图案产生扭曲或倒塌的情况，而能制作出高品 质的导体图案。此外，本专利技术所提出的也能防止在导体 图案之间的介电层中产生孔洞，进而提升半导体元件的效能。为让本专利技术之上述和其他目的、特征和优点能更明显易懂，下文特举实 施例，并配合所附图示，作详细说明如下。附图说明图1A至图1E所绘示为本专利技术一实施例的导体图案的制作流程剖面图。附图标记说明 100:基底 102、 112:导体层 102':图案化导体层 104:图案化硬掩模层 106:间隙 108:介电层 110:开口 114:导体图案具体实施例方式图1A至图1C所绘示为本专利技术一实施例的导体图案的制作流程剖面图。在此实施例中，预定形成的导体图案可为导线等半导体元件的组成构 件，且预定形成的导体图案具有一个预定高度。首先，请参照图1A，在基底100上形成导体层102。基底100例如是硅 基底。导体层102的材料例如是钨、铝或铜等金属材料。导体层102的形成 方法例如是物理气相沉积法。接着，在导体层102上形成图案化硬掩模层104,而图案化硬掩模层104 暴露出部分导体层102。图案化硬掩模层104的材料例如是碳或是光致抗蚀 剂类材料。图案化硬掩模层104的形成方法例如是先于导体层102上形成硬 掩模材料层(未绘示)，再对硬掩模材料层进行一个图案化工艺而形成的。其 中，当图案化硬掩模层104的材料为碳时，硬掩模材料层的形成方法例如是 化学气相沉积法。当图案化硬掩模层104的材料为光致抗蚀剂类材料时，硬 掩模材料层的形成方法例如是旋转涂布法。然后，请参照图1B，以图案化硬掩模层104为掩模，移除部分导体层 102,以暴露出部分基底100，且剩余的部分导体层102形成图案化导体层 102，，并在相邻两个图案化导体层102，之间与相邻两个图案化硬掩模层104 之间形成间隙106。图案化导体层102'的高度小于导体图案的预定高度， 而具有较小的高宽比。部分导体层102的移除方法例如是干式蚀刻法。接下来，在基底IOO上形成介电层108，且介电层108覆盖图案化硬掩 模层104并填满间隙106。介电层108的材料例如是氧化硅等介电材料。介 电层108的形成方法例如是化学气相沉积法。之后，请参照图1C,移除部分介电层108，以暴露出图案化硬掩模层 104。部分介电层108的移除方法例如是回蚀刻法或化学初4成抛光法。再者，请参照图1D,移除图案化硬掩模层104,以在介电层108中形成 开口 110,且开口 IIO暴露出图案化导体层102，。图案化硬掩模层104的移 —除方法例如是干式蚀刻法或湿式蚀刻法。继之，请参照图1E，在开口 110中形成导体层112，且导体层112与图 案化导体层102，电性连接。导体层112的高度小于导体图案的预定高度， 而具有较小的高宽比。导体层112的材料例如是钨、铝或铜等金属材料。导 体层112的形成方法例如是先利用物理气相沉积法于介电层108上形成导体 材料层(未绘示)，且导体材料层填满开口 110,再利用化学机械抛光法移除 开口 110以外的导体材料层而形成的，而此方法亦可称的为金属镶嵌法。至此，由导体层112与图案化导体层102，形成导体图案114。由上述实施例可知，由于导体图案114是分阶段由图案化导体层102，以及导体层112所形成，且图案化导体层102，以及导体层112具有较小的高宽比，因此可避免导体图案114产生扭曲或倒塌的情况，而能得到具有高品质的导体图案114本文档来自技高网...

【技术保护点】
一种导体图案的形成方法，包括：　在一基底上形成一第一导体层；　在该第一导体层上形成一图案化硬掩模层；　以该图案化硬掩模层为掩模，移除部分该第一导体层，以暴露出部分该基底；　在该基底上形成一介电层，且该介电层覆盖该图案 化硬掩模层；　移除部分该介电层，以暴露出该图案化硬掩模层；　移除该图案化硬掩模层，以在该介电层中形成一开口；以及　在该开口中形成一第二导体层。

【技术特征摘要】
1.一种导体图案的形成方法，包括在一基底上形成一第一导体层；在该第一导体层上形成一图案化硬掩模层；以该图案化硬掩模层为掩模，移除部分该第一导体层，以暴露出部分该基底；在该基底上形成一介电层，且该介电层覆盖该图案化硬掩模层；移除部分该介电层，以暴露出该图案化硬掩模层；移除该图案化硬掩模层，以在该介电层中形成一开口；以及在该开口中形成一第二导体层。2. 如权利要求1所述的导体图案的形成方法，其中该导体图案包括导线。3. 如权利要求1所述的导体图案的形成方法，其中该第一导体层的材料 包括金属。4. 如权利要求1所述的导体图案的形成方法，其中该第一导体层的形成 方法包括物理气相沉积法。5. 如权利要求1所述的导体图案的形成方法，其中该图案化硬掩模层的 材料包括碳。6. 如权利要求1所述的导体图案的形成方法，其中该图案化硬掩模层的 材料包括光致抗蚀剂类材料。7. 如权利要求1所述的导体图案的形成方法，其中该图案化硬掩模层的 形成方法包括在该第一导体层上形成一硬掩模材料层；以及 对该硬掩模材料层进行一 图案化工艺。8. 如权利要求1所述的导体图案的形成方法，其中部分该第一导体层的 移除方法包括干...

【专利技术属性】
技术研发人员：谢荣源，陈泳卿，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]