改善封装模块组装合格率的工艺方法技术

一种改善封装模块组装合格率的工艺方法，包括下列步骤：提供封装模块，其包含有衬底、设置在衬底的第一面的电子元件及多个形成在衬底的第二面的焊盘；将多个焊锡分别设在封装模块相对应的焊盘上；以及进行回焊操作，以及热熔所述多个焊锡，使每一个焊盘的表面上铺盖有一层由该焊锡所形成的焊锡层；如前文所述，用以改善在后续表面安装操作（ＳＭＴ）时因衬底发生板翘、焊盘表面氧化或锡膏印刷不良等造成模块空焊或吃锡不良的情形，以降低返工的几率，从而具有降低成本的目的。

【技术实现步骤摘要】

本专利技术涉及一种SIP/电子构装封装模块，尤其涉及一种将该封装模块的焊盘预先铺盖焊锡层以改善该封装模块组装合格率的工艺方法。
技术介绍
随着半导体产业的高度发展，电子产品在IC元件的设计上朝向多脚数与多功能化的需求发展，而在电子产品外观上也朝着轻、薄、短、小的趋势 下发展，因此，使得封装工艺上也面临许多要克服的问题，例如封装翘曲变形、表面安装(surface mount technology, SMT)操作时拒焊或抗焊、封装材料 的选用与散热性等，均是目前封装行业所遭遇的问题。以目前平面栅格阵列(land grid array, LGA)类型的系统封装 (system in package, SIP)模块与电子构装 (electronic package structure,EPS)模块而言，其完成组装后均会进行表面安装操作而与其它衬底或印刷电 路板相连接；然而，进行表面安装操作时容易由于模块的衬底产生弯曲变形， 或衬底上的焊盘表面氧化而有拒焊、抗焊等的因素，其将造成模块产生空焊 或者吃锡不良的情况，因而影响组装质量与合格率。因此，传统的作法上， 只能以人工手焊的方式将模块返工而改善吃锡状况，然而此方式不但浪费返 工的人力成本，同时返工后的质量也会受人为的外在因素影响而产生差异， 甚至返工后反而损害到电子产品而报废，严重影响电子产品合格率，造成极 大的损失，进而增加成本。
技术实现思路
因此，本专利技术人认为上述缺陷可以改善，并且依据多年来从事此方面的 相关经验，经过用心观察和研究，并且配合运用科学原理，而提出一种设计 合理且有效改善上述缺陷的本专利技术。本专利技术的目的，是提出一种，其在 完成组装后的封装模块的焊盘上预先铺盖一层焊锡层，用以改善在后续表面 安装操作时由于衬底发生板翘、焊盘表面氧化或锡膏印刷不良等造成模块空焊或吃锡不良的情形，以降低返工的几率，从而具有降低成本的目的。依据上述的目的，本专利技术提出一种改善封装模块组装合格率的工艺 方法，包括下列步骤提供封装模块，其包含有衬底、设置在该衬底的第一 面的电子元件及多个形成在该衬底的第二面的焊盘；将多个焊锡分别设在该 封装模块相对应的焊盘上；以及进行回焊操作，以热熔所述多个焊锡，使每一个焊盘的表面上铺盖有一层由该焊锡所形成的焊锡层。在所述的中，该封装模块 为系统封装模块及电子构装模块的其中之一 。在所述的中，该封装模块 为平面栅格阵列类型。在所述的中，所述多个焊 锡以镀锡、锡球植入和锡膏印刷的方式的其中之一设在所述多个焊盈:卜.o本专利技术具有的效益通过完成组装后的封装模块，接着在其衬底上的 焊盘设有焊锡并经过回焊的方式，将此封装模块的焊盘表面铺盖上一层由焊 锡所形成焊锡层，因此该封装模块在后续表面安装操作时若衬底发生板翘的 情形，通过焊锡层即可直接与其它衬底或印刷电路板上的锡膏相接触及相互熔接；并且焊盘表面铺盖上焊锡层，其具有防止焊盘表面氧化的特点，故本 专利技术在SMT时可防止拒焊、抗焊等因素，用以改善模块产生空焊或与SMT 的锡膏吃锡不良的情况，因而影响组装的质量与合格率，如此可降低返工的 几率，从而具有降低成本的目的。为了能更进一步了解本专利技术为达成既定目的所采取的技术、方法及效 果，请参照以下有关本专利技术的详细说明与附图，相信本专利技术的目的、特征与 特点，可由此得到深入且具体的了解，然而附图仅提供参考与说明之用，并 非用来对本专利技术的专利技术范围加以限制。附图说明图1为本专利技术的步骤流程图。图2为本专利技术绘出封装模块的示意图。图3为图2的背视图。图4为本专利技术的封装模块上的焊盘设有焊锡的示意图。图5为本专利技术的封装模块上的焊盘铺盖有焊锡层的示意图。图6为三个样品组回焊后的厚度测量值的厚度分布图。其中，附图标记说明如下1封装模块11衬底 111第一面112第二面 12电子元件13焊盘 2焊锡 2'辉锡层具体实施例方式请先参照图1到图3所示，本专利技术提出一种，其包括下列步骤(S100)首先，提供已完成组装操作的封装模块1，其包含有衬底ll、设 置在衬底11的第一面111的电子元件(如芯片等)12，及多个形成在衬底11 的第二面112的焊盘13。上述的封装模块1为平面栅格阵列形式，且其为系统封装模块及电子构 装模块的其中之一。(S200)接着，请再配合参照图4，将多个焊锡2分别设置在封装模块1 相对应的焊盘13上。(S300)最后，请再配合参照图5，进行回焊(reflow)操作，用于热熔上述 的焊锡2，使得每一焊盘13的表面上铺盖有一层由该焊锡2所形成的焊锡层 2，。通过上述的步骤说明，本专利技术在封装模块1完成组装后，接着在其衬底 11上的焊盘13设有焊锡2并经过回焊的方式，将此封装模块1的焊盘13表 面铺盖上一层由焊锡2所形成焊锡层2'，因此该封装模块1在后续表面安装 (SMT)操作时若衬底11发生板翘的情形，通过焊锡层2'即可直接与其它衬底 或印刷电路板上的锡膏相接触及相互熔接；另一方面，焊盘13表面铺盖上 焊锡层2'，其具有防止焊盘13表面氧化的特点，故本专利技术在SMT时可防止拒焊、抗焊等因素，用以改善模块产生空焊或与SMT的锡膏吃锡不良的情 况，因而影响组装质量与合格率。在本专利技术的具体实施例中，焊锡2设置在焊盘13上的步骤(S200)，其可 以镀锡、锡球植入及锡膏印刷的方式的其中之一，用以将焊锡2设在焊盘13 上。另外，上述的焊锡2经过回焊后，其在焊盘13上成形的厚度约为数十 到数百微米(um)之间，而焊盘13的形状可因不同设计而有圆形、方型或任 何其它形状等，焊盘13表面上的焊锡层2'可为平坦状或微凸状，并且焊锡 层2'的厚度可由前述的镀锡、锡膏印刷，或锡球直径大小选择等进行控制， 用此可达到均匀化地厚度尺寸。更进一步地说明，如本专利技术以锡膏印刷方式而将焊锡印刷在焊盘表面上 并经回焊后为例，其以三个样本组(即封装模块)各抽取20个焊盘及焊锡层(焊 锡)为抽样的样品以量测其厚度值，可参照图4中的标示A、 B处共20个焊 盘13与焊锡2处，焊盘尺寸为0.3mmx0.6mm，锡膏印刷后的焊锡厚度约为 0.08醒 0.12mm。请参照表一，列出三个样品组回焊后的厚度测量值。 表一样^\^<table>table see original document page 6</column></row><table><table>table see original document page 7</column></row><table>单位,请参照图6，列出表一的厚度分布图。 请参照表二，列出S.P.C统计工艺管制数值。表二<table>table see original document page 7</column></row><table>由上述列表中所求出的Ca、 Cp及Cpk值，即可得知本专利技术通过在封装 模块完成组装后在其焊盘上预先铺盖有焊锡层的方式，用以改善封装模块在 后续SMT组装上的焊锡性，则与行内在传统SIP/EPS模块的焊盘表面经SMT 操作直接粘着于在其它衬底或印刷电路板的锡膏上，并经过回焊炉时可能出 现锡不良的本文档来自技高网...

【技术保护点】
一种改善封装模块组装合格率的工艺方法，其特征在于，包括下列步骤：　提供封装模块，其包含有衬底、设置在该衬底的第一面的电子元件及多个形成在该衬底的第二面的焊盘；　将多个焊锡分别设在该封装模块相对应的焊盘上；以及　进行回焊操作 ，以热熔所述多个焊锡，使每个焊盘的表面上铺盖有一层由该焊锡所形成的焊锡层。

【技术特征摘要】
1、一种改善封装模块组装合格率的工艺方法，其特征在于，包括下列步骤提供封装模块，其包含有衬底、设置在该衬底的第一面的电子元件及多个形成在该衬底的第二面的焊盘；将多个焊锡分别设在该封装模块相对应的焊盘上；以及进行回焊操作，以热熔所述多个焊锡，使每个焊盘的表面上铺盖有一层由该焊锡所形成的焊锡层。2、 如权利要求1所述的改善封装模块组...

【专利技术属性】
技术研发人员：朱德芳，钟兴隆，程志强，
申请(专利权)人：环隆电气股份有限公司，
类型：发明
国别省市：71[中国|台湾]