用于闪存器件的字线增压器制造技术

公开一种用于闪存器件的字线增压器。根据本发明专利技术的一个实施例，一种非易失性存储器器件包括：存储器单元行和列的阵列；以及与存储器单元相关联的多个字线和位线。该存储器器件还包括：与字线耦合的字线增压器电路，用于在存储器器件的操作过程中向所选字线供应特定电压作为驱动电压。所述字线增压器电路包括：并联的第一增压电容器和第二增压电容器、第一预充电电路、第三增压电容器、第二预充电电路、高电压检测器电路以及时钟控制电路。

【技术实现步骤摘要】

本专利技术一般地涉及半导体集成电路，并且具体而言，本专利技术提供一种字 线增压器电路，以便在非易失性存储器器件的读模式或者数据lHt^式过程 中驱动字线。
技术介绍
存储器器件包括按行和列来排列的存储器单元阵列。并行数据传送线或 者位线被提供且连接到存储器单元列中单元晶体管的电流承载电极。并行控 制线或者字线与存储器单元行的控制电似目关联。当激活字线并且选择某一 位线时，致使所选存储器单元中的晶体管导通以将数字信息从单元电容器传 送到其中的相应位线。由此从所选存储器单元读取数字信息。经由字线向存储器单元晶体管的控制栅极供应的高电压应当被布置为 在电势上量值大于位线上高电平的信息电压。电压之间的差是必要的以便补 偿由存储器单元晶体管的阈值电压所引起的字线驱动电压的电势下降。使用 在字线增压器电路内布置的具体电容器来生成高电压。电容器可以充当用于产生比DRAM的电源电压Vcc更高的字线驱动电压的"增压"或者自溢 (bootstrap)电容器。 一般而言，自溢电容器在其朝向电源电压的一个电极 被预充电，而它的另一电极初始地处于接地电势、然后被驱动上升到电源电 压，由此利用这样的电压增压系统来产生适当电势电平的字线驱动电压。一般而言，只要因地址改变而触发地址转换检测信号，字线增压器电路 就生成字线电压。在写模式过程中，来自逻辑控制器的写控制信号生成相关 信号以l更控制电荷泵。电荷泵所生成的抽运电压通过高电压开关来驱动行解 码器和列解码器。在读模式过程中，提供来自字线增压器的字线电压而不是 抽运电压。在闪存EEPROM的情况下，为了使用热电子注入机制将数据编程到存 储器单元中，需要约9V的字线偏置和约5V的位线偏置。在读模式过程中， 需要约3V的字线偏置和约IV的位线电压，以〗更从编程的单元或者擦除的 单元读取信息。针对这些存储器操作，希望有一种字线增压器电路，其可以在低功耗的电源电压时生成具有小变化的稳定的字线电压，以便制造低功率 高电压非易失性存储器器件。从上文中可见，希望有一种在存储器操作的读模式或者^模式过程中 具有较小的电源电压变化的改进字线增压器电路。
技术实现思路
本专利技术一般地涉及半导体集成电路，并且具体而言，本专利技术提供一种字 线驱动器电路，以便在非易失性存储器器件的读模式或者数据!HiE模式过程 中驱动字线。在一个具体实施例中，本专利技术提供一种非易失性存储器器件，包括存 储器单元行和列的阵列；以及与存储器单元相关联的多个字线和位线。该存 储器器件还包括与字线^的字线增压器电路，用于在存储器器件的操作 过程中向所选字线供应字线电压，其中字线增压器电路包括并联连接的第 一增压电容器和第二增压电容器；以及第一预充电电路，用于对第一增压电 容器和第二增压电容器预充电。字线增压器电路还包括第三增压电容器， 经由电荷共享晶体管可操作地连接到第一增压电容器和第二增压电容器，第 三增压电容器连接到负载电阻器的一端以在电荷共享晶体管被使能时在负 栽电阻器的另一端生成用作字线电压的输出信号；以及第二预充电电路，用 于对第三增压电容器预充电。此外，字线增压器电路还包括高电压检测器 电路，用于在非易失性存储器器件的读模式过程中当字线电压达到目标电压 时生成检测信号；以及时钟控制电路，用于在接收来自地址转换检测器的控 制信号和来自电压检测器的检测信号时使能电荷共享晶体管以及使第一增 压电容器和第二增压电容器中的一个去使能。在另一实施例中，本专利技术提供一种非易失性存储器器件，包括存储器 单元行和列的阵列；以及与存储器单元相关联的多个字线和位线。该存储器 器件还包括与字线耦合的字线增压器电路，用于在存储器器件的操作过程 中向所选字线供应特定电压作为驱动电压，其中字线增压器电路包括并联 连接的第一增压电容器和第二增压电容器，用于生成增压电压；以及第一预 充电电路，用于对第一增压电容器和第二增压电容器预充电.字线增压器电 路还包括第三增压电容器，经由电荷共享晶体管可操作地连接到第一增压 电容器和第二增压电容器，第三增压电容器连接到负栽电阻器的一端以在电 荷共享晶体管被使能时在负载电阻器的另一端生成输出信号；以及高电压检7测器，用于响应来自地址转换检测器的控制信号以及第三增压电容器和负栽电阻器所生成的输出信号来生成检测信号。此外，字线增压器电路包括时 钟控制电路，用于在接收来自地址转换检测器的控制信号和来自电压检测器 的检测信号时使能电荷共享晶体管以及使第一增压电容器和第二增压电容器中的一个去4吏能；以;Sj故电电路，用于对连接到第三增压电容器的节点处 的增压电压放电。通过本专利技术的实施例可以获得超过常规技术的许多益处。本专利技术在具有 改善短沟道效应和泄漏特征的非易失性存储器器件的制作上带来了显著优 点。才艮据实施例，可以实现这些益处中的一个或者多个。将在本i兑明书中并 且特别是在下文中具体地描述这些和其它益处。附图说明参照附图更具体和详细地描述本专利技术的典型实施例。本专利技术可以用许多 不同形式来实施而不应当理解为限于这里阐述的典型实施例。事实上，提供 这些典型实施例是为了使得本申请公开充分和完整，以便向本领域技术人员 传达本专利技术的构思。图i是图示了常规闪存器件的筒化框图2是图示了常规字线增压器电路的简化图3是图示了根据本专利技术实施例的字线增压器电路的简化图4是图示了预充电电路实施例的简化图5是图示了电压检测器实施例的筒化图6是图示了放电电路例子的筒化图7是图示了时钟控制电路实施例的简化图8是图示了字线增压器电路的输出电压比对电源电压的简化图。具体实施例方式本专利技术一般地涉及半导体集成电路，并且具体而言，本专利技术提供一 字 线增压器电路，以便在非易失性存储器器件的读模式或者数据Jm^式过程 中驱动字线。理解到这里描述的例子和实施例仅用于说明的目的，并且基于或者变化被包括在本申请的精神和范围以及所附权利要求的范围内。图l是图示了常规闪存器件的简化框图。包括状态机的逻辑控制器101利用输入地址和数据来控制全部电路块。地址总线信号输入到地址緩存器107和地址转换检测器(APD) 105。只要地址在读模式下改变，ATD电路 就生成相关信号以便控制存储器的存取。ATD也生成输出信号Vatd来控制 字线增压器103。只要地址改变触发了 ATD信号，字线增压器103就生成字 线电压Vwl。在写模式过程中，来自逻辑控制器101的写控制信号Vwr生成 相关信号来控制电荷泵102。抽运电压Vpp通过高电压开关111来驱动行解 码器113和列解码器117。在读模式过程中，提供来自字线增压器103的字 线电压Vwl而不是图1中所示的抽运电压Vpp。在闪存EEPROM的情况下，为了使用热电子注入机制将数据编程到存 储器单元中，需要约9V的字线偏置和约5V的位线偏置。在读模式过程中， 需要约3V的字线偏置和约IV的位线电压以便从编程的单元或者擦除的单 元中读取信息。闪存阵列117包含存储器单元和解码器电路。图12是图示了图1中所示常规字线增压器电路103的简化图。各电路 块和元件的功能如下。来自图1的ATD块105的"EN"信号被输入到时钟控 制电路201。电容器C2—1和C2—2是增压电容器，而电容器CL代表全部负载电容，包括在读模式ii程中在驱动字线时的所有输出结电容本文档来自技高网...

【技术保护点】
一种非易失性存储器器件，包括：　存储器单元行和列的阵列；　与所述存储器单元相关联的多个字线和位线；　与所述字线耦合的字线增压器电路，用于在所述存储器器件的操作过程中向所选字线供应字线电压，其中所述字线增压器电路包括：　 　并联连接的第一增压电容器和第二增压电容器；　第一预充电电路，用于对所述第一增压电容器和所述第二增压电容器预充电；　第三增压电容器，经由电荷共享晶体管可操作地连接到所述第一增压电容器和所述第二增压电容器，所述第三增压电容器连接到 负载电阻器的一端以便在所述电荷共享晶体管被使能时在所述负载电阻器的另一端生成输出信号以用作所述字线电压；　第二预充电电路，用于对所述第三增压电容器预充电；　高电压检测器电路，用于在所述非易失性存储器器件的读模式过程中当所述字线电 压达到目标电压时生成检测信号；以及　时钟控制电路，用于在接收到来自所述地址转换检测器的控制信号和来自所述电压检测器的所述检测信号时、使能所述电荷共享晶体管以及使所述第一增压电容器和所述第二增压电容器中的一个去使能。

【技术特征摘要】

【专利技术属性】
技术研发人员：周永东，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]