高速外围器件互连总线端口配置方法及设备技术

本发明专利技术实施例提供一种高速外围器件互连总线端口配置方法及设备。方法包括：读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，PCIE板卡与PCIE辅助信号线连接，并通过上拉和/或下拉器件对PCIE辅助信号线做上拉和/或下拉处理；将PCIE主设备上的PCIE总线配置为与PCIE板卡的类型相匹配的PCIE端口。本发明专利技术技术方案在达到根据PCIE板卡类型配置PCIE主设备端口类型的目的的同时，降低了识别PCIE板卡类型的开销。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电路技术，尤其涉及一种高速外围器件互连总线端口配置方法及设备。
技术介绍
在处理器系统中，高速外围器件互连总线(Peripheral ComponentInterconnectExpress,简称为PCIE)主设备与一个或多个板卡PCIE板卡通过PCIE总线连接，PCIE主设备到PCIE板卡的PCIE总线可以根据PCIE板卡上PCIE从设备的个数配置为一个或多个PCIE端口，例如16通道(lane) PCIE总线支持配置为I个xl6通道PCIE端口，或2个x8通道PCIE端口或4个x4通道PCIE端口等。其中，PCIE板卡上的PCIE从设备的不同，可能使PCIE主设备上与PCIE板卡连接的PCIE端口类型不同，因此，PCIE主设备需要事先识别PCIE板卡的类型，然后才能正确将PCIE总线配置为与PCIE板卡相匹配的PCIE端口类型。现有技术是通过专用的通用输入/输出(General Purpose Input/Output,简称为GPI O)信号线在PCIE板卡上做电阻上下拉指示来识别PCIE板卡类型的，例如，如果GPIO信号线下拉表示PCIE板卡为对应I个xl6通道PCIE端口的类型，如果GPIO信号线上拉表示PCIE板卡为对应2个x8通道PCIE端口的类型，基于此，PCIE主设备通过读取GPIO信号线的上下拉电平组合，即可判断出PCIE板卡的类型。可见，现有技术为了识别PCIE板卡的类型，需要增加额外的GPIO信号线作PCIE板卡类型指示，增加了额外的信号线资源开销。
技术实现思路
本专利技术实施例提供一种高速外围器件互连总线端口配置方法及设备，用以降低识别PCIE板卡类型的开销。本专利技术实施例第一个方面提供一种高速外围器件互连总线PCIE端口配置方法，包括:读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理；将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。在第一方面的第一种可能的实现方式中，所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括:在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，并读取所述PCIE辅助信号线的上拉和/或下拉电平值；查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后包括:设置所述PCIE辅助信号线为实现原始功能的状态。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述PCIE辅助信号线为一根PCIE复位信号线；所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括:读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第四种可能的实现方式中，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括:读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第五种可能的实现方式中，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。本专利技术实施例第二个方面提供一种高速外围器件互连总线PCIE端口配置设备，包括:读取单元，用于读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理；配置单元，用于将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。在第二方面的第一种可能的实现方式中，所述读取单元具体用于在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，读取所述PCIE辅助信号线的上拉和/或下拉电平值，查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述配置单元还用于在将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后，设置所述PCIE辅助信号线为实现原始功能的状态。结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，所述PCIE辅助信号线为一根PCIE复位信号线；所述读取单元具体用于读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第四种可能的实现方式中，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；所述读取单元具体用于读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第五种可能的实现方式中，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。本专利技术实施例第三个方面提供一种高速外围器件互连总线PCIE板卡，所述PCIE板卡与PCIE主设备上的PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理。 本专利技术实施例提供的高速外围器件互连总线端口配置方法及设备，通过复用PCIE主设备已经存在的辅助信号线对PCIE板卡进行类型识别，进而将PCIE主设备上的PCIE总线配置成与PCIE板卡类型相匹配的端口，不需要额外的GPIO指示信号线，与现有技术相比降低了识别PCIE板卡类型的开销。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一实施例提供的PCIE端口配置方法的流程图；图2为本专利技术一实施例提本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种高速外围器件互连总线PCIE端口配置方法，其特征在于，包括: 读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理； 将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。2.根据权利要求1所述的PCIE端口配置方法，其特征在于，所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括: 在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，并读取所述PCIE辅助信号线的上拉和/或下拉电平值； 查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。3.根据权利要求2所述的PCIE端口配置方法，其特征在于，所述将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后包括: 设置所述PCIE辅助信号线为实现原始功能的状态。4.根据权利要求1-3任一项所述的PCIE端口配置方法，其特征在于，所述PCIE辅助信号线为一根PCIE复位信 号线； 所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括: 读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。5.根据权利要求1-3任一项所述的PCIE端口配置方法，其特征在于，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线； 读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括: 读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。6.根据权利要求1-3任一项所述的PCIE端口配置方法，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。7.根据权利要求1、2、3或6所述的PCIE端口配置方法，其特征在于，所述PCIE辅助信号线为一个或多个。8.根据权利要求1-7任一项所述的PCIE端口配置方法，其特征在于，所述...

【专利技术属性】
技术研发人员：杨安林，刘华伟，
申请(专利权)人：华为技术有限公司，
类型：
国别省市：