并行测量热载流子注入效应的方法技术

一种并行测量热载流子注入效应的电路，其特征在于，包括应力电压施加单元和由多个ＤＵＴ（Ｄｅｖｉｃｅ？Ｕｎｄｅｒ？Ｔｅｓｔ）单元组成的ＤＵＴ单元列，其中所述应力电压施加单元可向所述ＤＵＴ单元施加不同的应力。本发明专利技术对多个ＤＵＴ分别施加不同应力电压，从而可同时对多个ＤＵＴ进行并行的热载流子测试，因此效率较高。

Method for parallel measurement of hot carrier injection effect

A circuit for parallel measurement of hot carrier injection effects is characterized by comprising a stress voltage applying unit and by a plurality of DUT (Device? Under? (Test) a DUT cell column consisting of cells, wherein the stress voltage applying unit may exert different stresses to the DUT unit. The present invention applies different stress voltages to a plurality of DUT, thereby enabling simultaneous hot carrier testing of multiple DUT at the same time, thereby having a higher efficiency.

【技术实现步骤摘要】

本专利技术涉及半导体测试领域，由其涉及可同时进行多个器件的热载流子测试的方法。
技术介绍
目前，对于超大规模集成电路制造产业，随着MOSFET(金属氧化物半导体场效 应晶体管)装置尺寸的不断减小，现在已经縮小到亚微米和深亚微米，且向超深亚微米发 展，但在MOS器件尺寸等比例縮小的同时，器件工作电压并未随之等比例减小，使沟道 热载流子的形成几率大大增加，并在硅-二氧化硅界面产生界面态，或被栅极氧化层中 的电荷陷阱俘获，导致器件特性，如阈值电压、跨导和线性区及饱和区漏电流的退化增 加。 在亚微米和深亚微米工艺中，热载流子注入效应已经成为限制超大规模集成电 路最大器件密度的主要可靠性因素之一。有研究表明，深亚微米MOS器件在漏极偏置电 压低于1.8V时，仍会出现热载流子退化现象。因此即使器件的工作电压大幅降至2V， 仍不足以有效地防止热载流子注入的器件损伤。 基于以上的介绍热载流子注入效应是亚微米和深亚微米工艺MOS器件失效的最 主要的因素之一，而且热载流子效应引起的器件退化是一种累积效应，与器件使用时间 成一定关系。因此，可以采用热载流子注入加速测试以预测热载流子MOS直流寿命。 即对所测试的MOS器件进行热载流子注入直至其器件参数失效，所需耗费的时间就是器 件的失效时间。目前常用的器件将漏极饱和电流AIdsal = 10%作为失效判据。 目前一般工艺加工的MOS器件的寿命长达10多年甚至几十年。因此，采用 与实际工作状态相仿的热载流子注入来进行失效测试是不可行的。常用的办法是进行加 速应力条件下热载流子注入的器件失效实验。在室温下以一定偏置条件对器件施加加速 应力电压，开始应力循环，直至参数退化超过实验终止条件。通过施加不同条件的加速 应力，根据一定的寿命推算模型，可以把在加速测试中得到的寿命推算到正常使用电压 下，以得出器件在正常使用条件下的热载流子注入测试寿命。 传统的晶圆级HCI测试结构是分立的，即需要单独地去测每一个器件。而对于 一种类型的MOS器件，至少需要测试12个器件，即三种应力条件，每种条件4个器件， 每个器件需要10000秒的时间。因此需花费36小时。而这会浪费机器测试时间，延迟 数据分析时间，并限制了机台的产能，因此增加了成本。为了解决这个问题，需要开发 了一种新技术以节省热载流子注入测试时间时间和成本。 本专利技术的目的为解决上述现有技术问题，以快速测试热载流子MOS直流寿命。
技术实现思路
为了达到上述目的，本专利技术提供了一种并行测量热载流子注入效应的电路，其 特征在于，包括应力电压施加单元和由多个DUT单元组成的DUT单元列，其中所述应力电压施加单元可向所述DUT单元施加不同的应力。 较佳地，所述DUT单元包括选择端、栅极端、漏极端、衬底端及接地端；所述 栅极端连接至DUT的栅极，所述漏极端连接至DUT的漏极，所述衬底端连接至DUT的 衬底，所述接地端连接至DUT的源极；并且所述阵列单元还包括传输门，所述传输门用 来控制所述栅源电压是否加载到DUT的栅极上，由所述选择端来控制。 较佳地，所述应力电压施加单元包括即栅源电压源电路和漏源电压源电路，其 中所述栅源电压源电路包括第一电压源和第二电压源以及串联在它们之间的相同的电阻 从而形成所述第一电压源与第二电压源之间的多个等差电压，并且将所述等差施加至所 述多个DUT单元的漏极端；并且其中所述漏源电压源电路包括多个电压源以生成等差电 压，并且将所述等差电压施加至所述多个DUT单元的漏极端。较佳地，所述DUT单元列中的每个DUT单元还串联有多个DUT单元以形成DUT单元行，从而所述DUT单元列与DUT单元行形成DUT单元阵列。 较佳地，各所述DUT单元行的漏极端均串联到所述漏源电压源电路中的一个电压源。 较佳地，各所述DUT单元列的选择端均串联到同一个选择线，以同时测量所述 DUT单元列中的各DUT的电学参数值。 较佳地，所述DUT单元阵列的接地端都连接在一起，形成接地线。 较佳地，所述DUT单元阵列的衬底端都连接在一起，形成衬底线。 本专利技术对多个DUT分别施加不同应力电压，从而可同时对多个DUT进行并行的热载流子测试，因此效率较高。附图说明 图1为栅极电压施加电路的示意图； 图2为选择线施加端的示意图； 图3为矩阵电路的示意图； 图4为本专利技术的测试电路的示意图； 图5为示出DUT单元的结构示意图。具体实施例方式下面结合附图和具体实施方案，对本专利技术的并行热载流子测试电路作进一步的 说明。 热载流子注入测试通常包括应力施加阶段和器件参数测量阶段。应力施加阶段 中，在待测器件(DUT， Device Under Test)的漏极和栅极均加载一定的应力电压并经过 一定的测试时间，源极和衬底接地。施加的应力有三种不同的选择情况栅源电压取在 衬底电流最大值的时候，或者取在栅极电流最大值的时候、或者使得栅源和漏源电压相 等。然而这三种方式均遵行一个经验规律，即若不同组的器件的漏源电压是等差的话， 他们的栅源电压也将是等差的。这样的栅源等差电压就能够利用栅源电路源电路产生， 只需施加最大和最小的栅源电压即可。器件参数测量阶段，需要测量每一个DUT的电学 参数值。常见的电学参数包括线性区漏电流I^、饱和区漏电流Iht、及阈值电压Vt。通过交替施加应力，测试电学参数，可以记录下DUT随应力施加时间变化的退化曲线，并 以此按照一定的失效判据，推算出DUT的寿命。通常的判据是1^的大小变化10%。 在本专利技术的实施例中，以3.3VNMOS作为DUT为例说明本专利技术。 现描述本专利技术的第一实施例。如图1所示，本专利技术的电路对多个DUT进行测 试，即需要提供多组应力电压。本实施例中，所述电路设有两个栅极电压源(Vgmin和 Vgmax)以形成两端电压。此外，数个阻值相同的电阻串联在所述两端电压之间形成分压 电路，可以产生介于所述两端电压之间的一组等差电压。把包括两端电压和产生的等差 电压在内的所有电压端口分别连接到DUT的栅极上，这样只需两个电压源就可以为数个 (数量等于电阻数量加一 )DUT提供相等或等差的栅极电压。所有DUT的衬底和源极均 分别连接在一起，称为衬底线和接地线。再者，所述电路包括与DUT数量相对应数量的 电压源来为各个DUT的漏极提供漏极电压，即各个DUT的漏极独立连接至各自的电压 源。这样利用上文中提到的热载流子测试中漏源应力电压和栅源应力电压的关系，即漏 源应力电压成等差电压话，栅源应力电压也成等差电压。可以减少电压源的个数而为所 有的DUT同时施加不同或者相同的应力。在器件参数测量阶段，电阻分压电路的两端施 加相同的测试电压，使得每一个电压端口的电压也同为测试电压，于是可以从各个DUT 的漏极同时得到它们的电学参数，包括Id吣Iht和Vt等 另一实施例中，如图2所示，用图5所示的DUT单元替代独立的DUT，可以将 多个单元串联起来，使一个应力电压同时施加多个DUT且可以单独测量每一个DUT的电 学参数。具体描述为将多个DUT单元的栅极端、漏极端、衬底端及接地端分别连接在一 起，称为栅极线、漏极线、衬底线及接地线，而各个单元的选择端则独立的连接出来。 当一组热载流子应力电压对应加载到栅极线、漏极线、衬底线及接地线本文档来自技高网...

【技术保护点】
一种并行测量热载流子注入效应的电路，其特征在于，包括应力电压施加单元和由多个ＤＵＴ单元组成的ＤＵＴ单元列，其中所述应力电压施加单元可向所述ＤＵＴ单元施加不同的应力。

【技术特征摘要】

【专利技术属性】
技术研发人员：高超，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[]