表面处理铜箔及电路基板制造技术

提供一种可以对应家电制品、携带电子设备等的薄型化、小型化，满足精细图形化要求的表面处理铜箔，特别是，提供一种适合于利用ＩＶＨ法形成的电路结构的表面粗糙度小、并且与绝缘基板的密接性良好、与导电膏的金属微粒的连接阻抗低的表面处理铜箔。一种表面处理铜箔，其构成层叠基板的铜箔电路，其特征在于，所述层叠基板是通过在绝缘基板的表背设置有铜箔电路且利用填充在设置于绝缘基板的通孔中的金属微粒连接该铜箔电路形成的，其中，铜箔（原箔）的至少一个面具有如下地进行表面处理的表面处理层：即，与接合于该铜箔表面的所述金属微粒的接合部的即与所述金属微粒接合的面的面积为铜箔表面积的３０％以上。

Surface treatment copper foil and circuit board

Provide a corresponding home appliance products, carrying electronic equipment such as thin and small, to meet the requirements of fine surface treatment of copper foil, graphical in particular, provides a surface circuit structure suitable for using the IVH method in the formation of the roughness, and the insulating substrate with good, dense metal particles and conductive paste the connection surface of the copper foil with low impedance. A surface treated copper foil, the copper foil circuit laminate substrate, characterized in that the laminated substrate is through the insulating substrate surface is provided with a copper foil circuit and the use of filler metal particles in the through hole is arranged on the insulating substrate in the formation of the copper foil connection circuit, wherein, the copper foil (original foil) at least one of the following surface has a surface treatment layer surface treatment: that is, with the area of the junction of metal particles bonded to the surface of the copper foil is connected with the metal particles to form more than 30% of the area of copper foil.

【技术实现步骤摘要】

本专利技术涉及表面处理铜箔，尤其涉及一种适用于在层叠电路基板(多 层印刷布线板)中利用导电性组成物(导电膏)进行在表背上设置的电 路(布线)的导通的层叠电路基板的表面处理铜箔。此外，本专利技术涉及用所述表面处理铜箔形成电路的电路基板。
技术介绍
作为以往的层叠电路基板的制造方法，有如下方法将多层布线基 板用基材层叠为多层后，在绝缘层中开设通孔，利用镀敷于该通孔的内 周面的镀层获取层间导通的通孔电镀法。尽管通过该通孔电镀法得到的 层叠电路基板具有能够用低的、稳定的连接阻抗连接各层的电路的优点， 但由于工序复杂、工时也多，因此成本高，并成为限制层叠电路基板用 途的重要因素。此外，通过通孔电镀法制造的层叠电路基板还存在不能在通孔的正 上方安装部件、布线的自由度较低的缺点。为了克服这个缺点，在通过通孔电镀法得到的层叠电路基板中，采 用使通孔相对基板表面倾斜形成通孔的方法，以便避开安装部件的配置 位置。此外，近年来，作为代替通孔电镀法的层间连接法，通过在通孔中 填充导电膏的IVH (Interstitial Via Hole)的层叠电路基板正被实用 化。采用这种导电膏的层叠电路基板与通过通孔电镀法得到的层叠电路 基板相比，可以实现制造工序简单化，低成本化。作为使用IVH法的制成层叠电路的代表性的方法，有ALIVH(参照非 专利文献)。通过ALIVH，使用芳香族聚酰胺环氧预成型料作为绝缘基板，通过激 光穿孔加工形成通孔。然后在通孔内已填充有导电膏的绝缘基板的两面上层叠铜箔，通过热压粘接铜箔和绝缘基板。之后，对铜箔进行构图(刻 蚀)形成规定的电路。重复进行上述工序，形成层叠电路基板。作为在ALIVH等的IVH法中使用的铜箔，从与芳香族聚酰胺环氧预 成型料的密接性和导电膏的粘接性考虑，可以使用其表面粗糙度为4um 以上的两面粗化处理铜箔和单面粗化处理铜箔。但是，在近年来的家电 产品 携带电子设备等的薄型化 小型化发展中，尽管要求精细图形化， 但是目前使用的表面处理铜箔不能满足这个要求。非专利文献l:参照工k夕卜口二夕7実装用高機能性基板材料(电子设备安装用高性能基板材料)、株式会社、>一工厶、>一出版、2005年 1月31日发行，第18页
技术实现思路
本专利技术目的在于，提供一种可以满足在家电产品、携带电子设备等 的薄型化、小型化发展中的、精细图形化的要求的表面处理铜箔，尤其 提供一种适合于用IVH法得到的电路结构的表面粗糙度小、且与绝缘基 板的密接性良好、与导电膏的金属微粒的连接电阻低的表面处理铜箔。此外，本专利技术目的在于，提供一种通过用所述表面处理铜箔形成电 路来能够构成精细图形(fine patten)的电路的电路基板。本专利技术的表面处理铜箔，其构成层叠基板的铜箔电路，其特征在于， 所述层叠基板是通过在绝缘基板的表背设置有铜箔电路且利用填充在设 置于绝缘基板的通孔中的金属微粒连接该铜箔电路形成的，其中，铜箔 (原箔)的至少一个面具有如下地进行表面处理的表面处理层即，与接 合于该铜箔表面的所述金属微粒的接合部的即与所述金属微粒接合的面 的面积为铜箔表面积的30%以上。优选地，所述表面处理层是在铜箔表面附着有粗化微粒的层，该表 面处理层的表面的Rz为1.0 3.0ym，亮度值为25以下。这里，表面粗糙度Rz是按照JIS B 0601 — 1994 表面粗糙度的定义 和表示规定的，为十点平均粗糙度。此外，亮度值是在与JIS Z 8105 (1982)相同的条件下照明的白色 表面作为基准，将涉及物体表面的相对明暗的颜色的属性进行尺度化的优选地，所述表面处理层在其100 y mX 100 u m的面积上分布有高度 为l 5u m的由所述粗化微粒产生的200 25000个突起物。优选地，所述表面处理层在其观察剖面25nm的范围内，大致均匀 地分布有高度为1 5 y m的由所述粗化微粒产生的6 35个突起物。优选地，所述表面处理层的所述突起物之间的最大宽度为0.01tira 以上且为用在观察剖面25um的范围内存在的突起物的个数除25um得 到的长度的2倍以下。本专利技术的电路基板，采用根据权利要求1 5中任一项所述的表面处5本专利技术可以提供一种能够对应家电产品、携带电子设备等的薄型化、 小型化，满足精细图形化要求的表面处理铜箔，特别是提供一种适合于 通过IVH法得到的电路构造的表面粗糙度小的、并且与绝缘基板的密接 性良好、与导电膏的金属微粒的连接电阻低的表面处理铜箔。此外，本专利技术可以提供一种用所述表面处理铜箔形成电路来能够构 成精细图形的电路的电路基板。附图说明图1是说明IVH法的工序的工序图。图2是根据本专利技术一个实施方式的剖面示意图。图3是表示具有表面处理铜箔中的不优选的剖面形状的表面处理铜 箔的剖面的剖面示意图。图4是表示具有表面处理铜箔中的不优选的剖面形状的表面处理铜 箔的剖面的剖面示意图。图5是说明在精细图形形成中的蚀刻宽度的剖面说明图。符号说明1 绝缘基板(预成型料)2 通孔3 导电膏4 铜箔具体实施例方式根据本实施方式的铜箔是表面处理铜箔，特别是适合于用IVH法得 到的电路结构的表面处理铜箔。作为使用IVH法制造层叠电路的代表性的方法，对ALIVH法进行说 明。图1 (a) (i)是表示根据ALIVH的层叠电路基板的制造方法的工 序的剖面图。首先，作为图1 (a)所示，作为绝缘基板，使用芳香族聚酰胺环氧 预成型料l，如图l (b)所示，用激光穿孔加工形成通孔2。然后，如图l (c)所示，向通孔2中填充导电膏3。然后，如图l (c)所示，在向通孔2中填充了导电膏3的绝缘基板 l的两面上层叠铜箔4、 5，并如图l (d)所示，通过热压将铜箔4和绝 缘基板1粘接起来。通过这个热压工序的热量使导电膏3烙融并通过通 孔2将两面的铜箔4、 5连接成导通状态。接着，如图1 (e)所示，对铜箔进行构图(蚀刻)，形成规定的电路。 如上所述，形成单层的基板IO。为了对层叠基板进行多层化而重复进行上述工序。例如，如图1 (f) 所示，用与图l (a) 1 (c)所示的工序相同的工序形成基板ll、 12， 在基板10的上表面和下表面上分别层叠上述基板11、 12，在其两面上层 叠铜箔13、 14，如图1 (g)所示，通过热压将基板10、 11、 12和铜箔 13、 14粘接在一起。通过此热压工序的热量使导电膏熔融并通过通孔将 两面的铜箔4、 5连接成导通状态。之后，如图l (h)所示，对铜箔进行 构图(蚀刻)，形成规定电路。如上所述，形成层叠了三层的层叠电路基 板。另外，根据需要重复进行上述工序。即，在上述层叠电路基板的上 表面和下表面上分别层叠上述基板15、 16，在这两个面上层叠铜箔17、 18，通过热压将各基板和铜箔粘接起来，对铜箔进行构图(蚀刻)，形成 规定的电路。这样，如图l (i)所示，形成五层层叠的层叠电路基板。在本实施方式中，表面处理前的铜箔(以下称为原箔)是通过电解 或压延制造的铜箔或铜合金箔(在不需要区别它们的情况下简单地称为铜箔)。铜箔的厚度优选为lym 200ym。关于铜箔的厚度，厚度为lm 以下时，在铜箔的表面上进行粗化处理非常困难，因此在lum以下的厚 度是不优选的。铜箔的厚度可以根据其用途适当地选择使本文档来自技高网...

【技术保护点】
一种表面处理铜箔，其构成层叠基板的铜箔电路，其特征在于，　所述层叠基板是通过在绝缘基板的表背设置有铜箔电路且利用填充在设置于绝缘基板的通孔中的金属微粒连接该铜箔电路形成的，其中，　铜箔的至少一个面具有如下地进行表面处理的表面处理 层：即，与接合于该铜箔表面的所述金属微粒的接合部的即与所述金属微粒接合的面的面积为铜箔表面积的３０％以上。

【技术特征摘要】
JP 2007-12-10 2007-3181011、一种表面处理铜箔，其构成层叠基板的铜箔电路，其特征在于，所述层叠基板是通过在绝缘基板的表背设置有铜箔电路且利用填充在设置于绝缘基板的通孔中的金属微粒连接该铜箔电路形成的，其中，铜箔的至少一个面具有如下地进行表面处理的表面处理层即，与接合于该铜箔表面的所述金属微粒的接合部的即与所述金属微粒接合的面的面积为铜箔表面积的30％以上。2、 根据权利要求l所述的表面处理铜箔，其特征在于，所述表面处 理层是在铜箔表面附着有粗化微粒的层，该表面处理层的表面的Rz为 1.0 3.0um，亮度值为25以下。3、 根据权利要求1所述的表...

【专利技术属性】
技术研发人员：沓名宏途，铃木裕二，
申请(专利权)人：古河电气工业株式会社，
类型：发明
国别省市：JP[日本]