静电放电保护装置制造方法及图纸

本发明专利技术是有关于一种静电放电保护装置。其包括一第一导电的一第一井区、一第二导电类型的一第二井区、位于第一井区内的第二导电类型的一源极区以及一第二导电类型的一漏极区，且一部分位于第二井区内。与第一井区接触的一井是耦接至源极区。第一导电类型的第三掺杂区与第二导电类型的一第四掺杂区是配置于第二井区中。一第一晶体管包括第三掺杂区、第二井区与第一井区。第一晶体管电性耦接置一切换装置。一第二晶体管包括第二井区、第一井区与源极区。第一晶体管与第二晶体管配置为在一静电放电事件期间提供一电流路径。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，特别是涉及一种静电放电(electrostaticdischarge， 简称ESD)保护装置，用以提供具有比公知硅控整流器(siliconcontrolled rectifier,简 称SCR)低的触发电压的静电放电电流路径。仅藉由实施例方式，本专利技术应用横向双扩散金 属氧化物半导体(lateraldouble-diffused M0S，简称LDM0S)场效晶体管、高电压场效晶 体管与低电压场效晶体管，用以提供较佳的静电放电保护。
技术介绍
在集成电路中的半导体装置容易受静电放电所引起的损害。静电放电可以是藉由 电荷在非导电表面的移动所诱发。例如，人体在地毯上移动将可能堆积了几千伏特的静电。 然而，在集成电路的测试中或封装环境都可能产生更高的静电。静电放电的高能量脉冲可 以对集成电路中的装置造成严重的损害。 为避免集成电路因静电放电造成损害，在集成电路中常常包括有一静电放电保护 电路。传统上，在金属氧化物半导体(M0S)或互补金属氧化物导体(CMOS)集成电路中，静 电放电保护电路通常包括可在静电放电事件中藉由高电压脉冲被开启的寄生双极性结晶 体管或硅本文档来自技高网...

【技术保护点】
一种静电放电保护装置，其特征在于其包括：一第一井区，其具有一第一导电类型；一第一区，其具有该第一导电类型；一第二区，其具有一第二导电类型，且在该第一井区内；一第二井区，其具有该第二导电类型，该第二井区包括一第一部分与一第二部分；一第三区，其具有该第一导电类型，该第三区位于第二井区的该第一部分中；一第四区，其具有该第二导电类型，且位于该第二井区的该第二部分内；以及一切换装置，耦接至该第四区。

【技术特征摘要】
US 2008-11-4 12/264,879;US 2009-3-24 12/410,335一种静电放电保护装置，其特征在于其包括一第一井区，其具有一第一导电类型；一第一区，其具有该第一导电类型；一第二区，其具有一第二导电类型，且在该第一井区内；一第二井区，其具有该第二导电类型，该第二井区包括一第一部分与一第二部分；一第三区，其具有该第一导电类型，该第三区位于第二井区的该第一部分中；一第四区，其具有该第二导电类型，且位于该第二井区的该第二部分内；以及一切换装置，耦接至该第四区。2. 根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第三区与该第二 井区形成一二极管，该第三区、该第二井区与该第一井区形成一双极性晶体管。3. 根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第三区与该第二 井区形成一二极管，该第二井区、该第一井区与该第二区形成一双极性晶体管。4. 根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第三区与该第二 井区形成一二极管，该第三区、该第二井区、该第一井区与该第二区形成一硅控整流器。5. 根据权利要求1所述的静电放电保护装置，其特征在于其中所述的第一区与该第二 区分别耦接至一第一电位，且该切换装置耦接至一第二电位。6. 根据权利要求5所述的静电放电保护装置，其特征在于其中所述的第一电位为一接 地电位。7. 根据权利要求5所述的静电放电保护装置，其特征在...

【专利技术属性】
技术研发人员：王世钰，吕佳伶，陈彦宇，刘玉莲，卢道政，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]