【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路器件，尤其涉及一种具有标准单元的半导体集成 电路器件，其中每个标准单元都有标准电容器。
技术介绍
一般的，在门阵列、基于单元的集成电路等等中已经实现了大规模的逻辑电路。这 些集成电路包含多个被称为“单元”的单位电路。这些单元被分类为逻辑单元、存储单元和标准单元。逻辑单元每个包括由与非门、 或非门、与门、或门和其它的门中的至少一个组成的逻辑电路。在预先所需的状态下将存储 单元设置或者编程为闪存。标准单元将逻辑单元彼此连接或者将存储单元与逻辑单元连 接。为此，标准单元位于逻辑单元之间或者位于存储单元和逻辑单元之间。这些单元通过 完成掩模图案布图来形成。对于这些单元，预先确定输入端与输出端的位置、响应速度和掩模图案布图。在用 于集成电路设计支持的辅助存储器件中储存这些单元的规格。用于集成电路设计支持的辅 助存储器件可以通过在芯片上布置这些单元和用线路连接这些单元来实现具有逻辑功能 的半导体集成电路器件。通过布局和布线工序设计半导体集成电路。布局和布线工序在布局步骤中在半导 体集成电路芯片上布置多个存储单元、具有各种逻辑功能的多个逻辑单元...
【技术保护点】
一种半导体集成电路器件，划分为其中布置有多个单元的核心区域和除了所述核心区域之外的外围区域，所述半导体集成电路器件包括：多个存储单元，以所需的设置格式和所需的程序的任意一种布置在所述核心区域；多个逻辑单元，布置在所述核心区域，执行各种逻辑功能；和多个标准单元，布置在所述核心区域中除了被所述存储单元和所述逻辑单元占据的区域之外的其它区域，并在所述逻辑单元之间，用于连接所述逻辑单元；其中所述多个标准单元的每个都包含标准电容器。
【技术特征摘要】
KR 2009-5-13 10-2009-0041623一种半导体集成电路器件，划分为其中布置有多个单元的核心区域和除了所述核心区域之外的外围区域，所述半导体集成电路器件包括多个存储单元，以所需的设置格式和所需的程序的任意一种布置在所述核心区域；多个逻辑单元，布置在所述核心区域，执行各种逻辑功能；和多个标准单元，布置在所述核心区域中除了被所述存储单元和所述逻辑单元占据的区域之外的其它区域，并在所述逻辑单元之间，用于连接所述逻辑单元；其中所述多个标准单元的每个都包含标准电容器。2.根据权利要求1所述的半导体集成电路器件，其中所述标准电容器包括P-M0S和 N-M0S电容器中的任意一种。3.根据权利要求1所述的半导体集成电路器件，其中所述标准单元约占据了所述半导 体集成电路器件中的空余空间的10 30%。4.根据权利要...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。