半导体器件和制造其的方法技术

提供的是半导体器件，其包括具有高驱动性能和高耐受电压并且具有厚栅极氧化物膜的金属氧化物半导体（ＭＯＳ）晶体管。在具有高耐受电压的硅的局部氧化（ＬＯＣＯＳ）偏置ＭＯＳ晶体管中，为了防止沟道形成区（７）上形成的栅极氧化物膜（６）在通过将多晶硅栅电极（８）用作掩模以去除栅极氧化物膜（６）以形成第二导电类型高浓度源区（４）和第二导电类型高浓度漏区（５）时被蚀刻，源极场氧化物膜（１４）也在沟道形成区（７）的源极侧上形成，并且另外，优化第二导电类型高浓度源极场效应区（１３）的长度。因此，获得具有高驱动性能和高耐受电压并且具有厚栅极氧化物膜的ＭＯＳ晶体管是可能的。

【技术实现步骤摘要】

本专利技术涉及具有对于金属氧化物半导体(MOS)晶体管的高耐受 电压和高驱动性能的半导体器件，并且涉及制造该半导体器件的方法。
技术介绍
图4是示出具有高耐受电压和高驱动性能的常规MOS晶体管的 例子的横截面。在图4中示出的半导体器件200包括半导体村底1、 第一导电类型阱区2、第二导电类型低浓度漏区3、第二导电类型高 浓度源区4、第二导电类型高浓度漏区5、栅极氧化物膜6、沟道形成 区7、多晶硅栅电极8、场氧化物膜9、保护氧化物膜16、源电极IO 和漏电极ll。这个结构的特征在于第二导电类型低浓度漏区3在沟道 形成区7和第二导电类型高浓度漏区5之间形成以从而获得高耐受电 压同时使沟道形成区7和第二导电类型高浓度源区4彼此直接接触以 从而获得高驱动性能。在使用上文说明的结构的情况下，用于形成第二导电类型高浓度 源区4和第二导电类型高浓度漏区5的离子注入在栅极氧化物膜6上 面执行，其中多晶硅栅电极8被用作掩模。这里，为了不仅获得高源 -漏耐受电压而且获得高栅-源耐受电压，增加栅极氧化物膜6的厚度 是必须的，其可导致一个问题，即依赖于要使用的杂质的种类和离子 注入设备的能力而不能执行用于本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　半导体衬底；　设置在所述半导体衬底上的第一导电类型阱区；　第二导电类型高浓度源区和第二导电类型高浓度漏区，它们各设置在所述第一导电类型阱区的表面上以便用插入它们之间的沟道形成区彼此分隔开，所述第二导 电类型高浓度源区和所述第二导电类型高浓度漏区各具有与所述第一导电类型阱区的导电类型相反的导电类型，并且具有比所述第一导电类型阱区的杂质浓度高的杂质浓度；　第二导电类型低浓度漏区，其设置以包围所述第二导电类型高浓度漏区并且与所述沟道形成 区接触；　第二导电类型高浓度源极场效应区，其设置在所述第二导电类型高浓度源区和所述沟道形成区之间...

【技术特征摘要】
JP 2008-8-13 2008-208583;JP 2009-7-10 2009-1640731.一种半导体器件，包括半导体衬底；设置在所述半导体衬底上的第一导电类型阱区；第二导电类型高浓度源区和第二导电类型高浓度漏区，它们各设置在所述第一导电类型阱区的表面上以便用插入它们之间的沟道形成区彼此分隔开，所述第二导电类型高浓度源区和所述第二导电类型高浓度漏区各具有与所述第一导电类型阱区的导电类型相反的导电类型，并且具有比所述第一导电类型阱区的杂质浓度高的杂质浓度；第二导电类型低浓度漏区，其设置以包围所述第二导电类型高浓度漏区并且与所述沟道形成区接触；第二导电类型高浓度源极场效应区，其设置在所述第二导电类型高浓度源区和所述沟道形成区之间以便与所述第二导电类型高浓度源区和所述沟道形成区接触；场氧化物膜和源极场氧化物膜，它们设置在所述半导体衬底的表面之上除所述第二导电类型高浓度源区、所述第二导电类型高浓度漏区和所述沟道形成区之外的区域中；栅极氧化物膜，其设置在所述半导体衬底的表面之上，并且位于所述沟道形成区上以便部分地与在所述沟道形成区的两侧形成的所述场氧化物膜和所述源极场氧化物膜重叠；多晶硅栅电极，其设置在所述栅极氧化物膜和位于所述栅极氧化物膜两端的边缘蚀刻部分上；保护氧化物膜，其设置以覆盖所述半导体衬底上形成的结构元件；源电极，其形成以便与所述第二导电类型高浓度源区接触；以及漏电极，其形成以便与所述第二导电类型高浓度漏区接触，其中所述第二导电类型高浓度源极场效应区具有与沟道方向平行的长度，其等于或大于所述多晶硅栅电极和所述源极场氧化物膜的掩模对准偏移量的两倍和所述栅极...

【专利技术属性】
技术研发人员：加藤伸二郎，斋藤直人，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[]