【技术实现步骤摘要】
本专利技术涉及具备内部核心电路和被供给来自外部的输入信号的 输入接口的，特别涉及有利于降低对适 合于从外部供给的有效载荷数据的采样的采样时钟信号的相位进行 选择的数据采样单元的功耗的技术。
技术介绍
近年来，在移动电话终端中，基带LSI ( Base Band Large Scale Integrated Circuit,基带大规模集成电路，还被称为基带IC)和射频 集成电路(RFIC: Radio Frequency Integrated Circuit)之间的数字 接口受到了关注。由叫做MIPI ( Mobile Industry Processor Interface Alliance,移 动产业处理器接口联盟)的团体的DigRF Working Group的组织进 行了作为BBLSI与RFIC之间的数字串行接口的一个规格的DigRF v3规格的标准化。该规格以GSM、 EDGE、 WCDMA等用途为对象。 另外，GSM是Global System for Mobile Communication (全球移动 通4言系统)的简称，EDGE是Enhance ...
【技术保护点】
一种半导体集成电路，其特征在于， 具备：输入接口，从外部向上述输入接口供给输入信号；和内部核心电路，由上述输入接口接收上述输入信号而从上述输入接口生成的信号数据被提供给上述内部核心电路， 上述输入接口包括迟滞电路和数据采样单元， 上述输入接口的上述迟滞电路具有第一输入阈值和第二输入阈值，据此，上述迟滞电路检测具有上述第一输入阈值与上述第二输入阈值之间的规定电压范围的上述输入信号而作为休眠指令， 上述输入接口的上述数据采样单元按照作为上述输入信号而供给的同步信号的数据模式，选择与数据的采样相适合的采样时钟信号的相位，并使用具有所选择的相位的采样时钟信号，据此，上述数据...
【技术特征摘要】
JP 2008-8-29 2008-2206501.一种半导体集成电路，其特征在于，具备输入接口，从外部向上述输入接口供给输入信号；和内部核心电路，由上述输入接口接收上述输入信号而从上述输入接口生成的信号数据被提供给上述内部核心电路，上述输入接口包括迟滞电路和数据采样单元，上述输入接口的上述迟滞电路具有第一输入阈值和第二输入阈值，据此，上述迟滞电路检测具有上述第一输入阈值与上述第二输入阈值之间的规定电压范围的上述输入信号而作为休眠指令，上述输入接口的上述数据采样单元按照作为上述输入信号而供给的同步信号的数据模式，选择与数据的采样相适合的采样时钟信号的相位，并使用具有所选择的相位的采样时钟信号，据此，上述数据采样单元对包含在上述输入信号中的有效载荷数据进行采样，在上述输入接口的上述迟滞电路检测到上述休眠指令的情况下，从上述迟滞电路生成的休眠信号被提供给上述内部核心电路，上述内部核心电路响应于上述休眠信号而被控制成休眠模式，由上述迟滞电路生成的上述休眠信号还被提供给上述输入接口的上述数据采样单元，据此，上述数据采样单元响应于上述休眠信号而被控制成休眠模式。2. 根据权利要求l上述的半导体集成电路，其特征在于，上述数据采样单元包括多个数据采样电路和时钟选择数据判断电路，上述多个数据采样电路利用相位相互不同的多个时钟信号对上 述同步信号的上述数据模式并行地进行采样，上述时钟选择数据判断电路响应于从上述多个数据采样电路输 出的多个输出信号而生成多个时钟信号选择信号，从而从上述多个时 钟信号中选择一个时钟信号作为基准时钟信号以生成用于上述有效 载荷数据的采样的上述采样时钟信号，在选择了上述基准时钟信号之后，在上述多个数据采样电路中， 用于生成上述所选择的上述一个时钟信号的一个数据采样电路被激 活，而用于生成未选择的其他时钟信号的其他数据采样电路被设为非 激活。3. 根据权利要求2上述的半导体集成电路，其特征在于， 上述数据采样单元将由上述采样时钟所采样的上述有效栽荷数据存储在存储器中，上述数据采样单元响应于完成上述有效栽荷数据在上述存储器 中的存储，而生成数据结束信号，上述输入接口还具有休眠判断电路，由上述迟滞电路生成的上述 休眠信号和从上述数据采样单元生成的上述数据结束信号被提供给 上述休眠判断电路而生成休眠转移信号，上述休眠判断电路响应于上述休眠信号和上述数据结束信号这 二者的断言，而断言上述休眠转移信号，响应于由上述休眠判断电路断言的上述休眠转移信号，上述内部 核心电路和上述数据采样单元被控制成上述休眠模式。4. 根据权利要求3上述的半导体集成电路，其特征在于，上述 数据采样单元根据包含在上述输入信号中的首部的数据尺寸信息，生成上述数据结束信号。5. 根据权利要求3上述的半导体集成电路，其特征在于， 在上述输入接口的上述迟滞电路上，连接了休眠转移比特判断t路，上述休眠转移比特判断电路判断紧接着上述有效载荷数据的最 终比特之后的比特期间中的休眠转移比特的电平。6. 根据权利要求3上述的半导体集成电路，其特征在于，上述 输入接口被构成为差动信号接口 ，对该差动信号接口供给差动输入信 号作为上述输入信号。7. 根据权利要求6上述的半导体集成电路，其特征在于， 上述输入接口的上述迟滞电路包括响应于作为上述输入信号的上述差动输入信号的多个差动放大器；以及响应于上述多个差动放大 器的至少一个差动放大器的差动输出信号的休眠检测电路，据此，上述输入接口的上述迟滞电路作为窗口比较器动作，该窗 口比较器检测具有上述第一输入阈值与上述第二输入阈值之间的上 述规定电压范围的上述输入信号作为上述休眠指令。8. 根据权利要求7上述的半导体集成电路，其特征在于， 构成为上述差动信号接口的上述输入接口是数字接口 ，差动数字基带信号被提供给上迷数字接口 ，上述差动数字基带信号由上述输入接口的上述迟滞电路和上述 数据采样单元变换成具有比上述差动数字基带信号的差动振幅大的 振幅信号的大振幅数字基带信号，上述内部核心电路包括发送用D/A变换器和上变频发送电路，来自上述输入接口的上述大振幅数字基带信号能够由上述发送 用D/A变换器变换成模拟发送基带信号，来自上述发送用D/A变换器的上述模拟发送基带信号能够由上 述上变频发送电路变换成RF发送信号。9. 根据权利要求8上述的半导体集成电路，其特征在于，上述 数据采样单元使用上述采样时钟信号来执行上述输入信号的串行/并行变换。10. —种半导体集成电路的动作方法，...
【专利技术属性】
技术研发人员：上妻央，山胁大造，赤峰幸德，前田功治，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。