【技术实现步骤摘要】
本专利技术一般涉及一种半导体器件，更具体涉及一种用以使半导体器件的导线绝缘的方法。
技术介绍
随着半导体器件的集成度增加，电路导线(wire)例如位线的设计规则(designrule)急剧减小。例如，由于动态随机存取存储器(DRAM)的设计规则减小至40nm以下并且需要34nm的设计规则，需要一种用以填充位线之间的间隙以有效地使位线绝缘的方法。由于位线的关键尺寸(CD)急剧减小，所以层间绝缘层很难有效填充位线之间的间隙。 为了形成层间绝缘层，已使用在位线之间沉积高密度等离子体(HDP)绝缘体的工艺。然而，由于随着设计规则的减小，同时位线之间的间隙的深宽比(aspect ratio)增加，因此利用HDP绝缘层有效地填充于位线之间变得困难。此夕卜，在DRAM器件中，已大大地扩大位线之间的间隙的深宽比，因为在位线上引入的覆盖层逐渐变厚并且在位线的侧壁上引入间隔物。因为覆盖层用以在随后形成自行对准接触孔的工艺中作为蚀刻阻挡，所以需要覆盖层以较大厚度来形成。当如此增加位线之间的间隙的深宽比时，更加难利用HDP绝缘层填充于位线之间。因此，需要发展一种可更有效地在位线之间填充...
【技术保护点】
一种用以使半导体器件的导线绝缘的方法，所述方法包括：在半导体衬底的单元区域上形成第一位线堆叠结构和在所述半导体衬底的周边区域上形成第二位线堆叠结构；形成旋涂式电介质（ＳＯＤ）层，以填充在所述第一与第二位线堆叠结构之间；回蚀刻所述ＳＯＤ层，以暴露所述第一及第二位线堆叠结构的上侧部；选择性地移除所述ＳＯＤ层的在所述周边区域上存在的部分；和沉积高密度等离子体（ＨＤＰ）绝缘层，以覆盖所述ＳＯＤ层的在所述单元区域上存在的部分并填充在所述周边区域上存在的所述第二位线堆叠结构之间。
【技术特征摘要】
KR 2008-12-26 10-2008-0134833一种用以使半导体器件的导线绝缘的方法，所述方法包括在半导体衬底的单元区域上形成第一位线堆叠结构和在所述半导体衬底的周边区域上形成第二位线堆叠结构；形成旋涂式电介质(SOD)层，以填充在所述第一与第二位线堆叠结构之间；回蚀刻所述SOD层，以暴露所述第一及第二位线堆叠结构的上侧部；选择性地移除所述SOD层的在所述周边区域上存在的部分；和沉积高密度等离子体(HDP)绝缘层，以覆盖所述SOD层的在所述单元区域上存在的部分并填充在所述周边区域上存在的所述第二位线堆叠结构之间。2. 根据权利要求1所述的方法，其中所述第一及第二位线堆叠结构的形成包括在所述半导体衬底上形成下绝缘层；在所述下绝缘层上依次沉积位线导电层和覆盖层；图案化所述位线导电层及所述覆盖层，以形成所述第一及第二位线堆叠结构；形成间隔层，以覆盖所述第一及第二位线堆叠结构；形成第一掩模，所述第一掩模选择性地暴露出所述间隔层的位于所述单元区域上的部分；和蚀刻所述间隔层的所述暴露部分以留下所述间隔层的在所述周边区域上存在的其它部分作为蚀刻停止层，并选择性地将间隔物附着至所述第一位线堆叠结构的侧壁。3. 根据权利要求2所述的方法，还包括在所述位线导电层与所述下绝缘层之间形成阻挡金属层。4. 根据权利要求2所述的方法，其中选择性移除所述SOD层的所述部分包括形成第二掩模，所述第二掩模暴露出所述SOD层的在所述周边区域上存在的部分；禾口蚀刻所述SOD层的由所述第二掩模暴露的部分，以暴露出所述蚀刻停止层。5. 根据权利要求1所述的方法，其中所述SOD层的形成包括涂敷聚硅氮烷，以覆盖所述位线堆叠结构；在氢气及氧气气氛中固化所述涂敷的聚硅氮烷层；禾口实施化学机械抛光(CMP)，以平坦化所述固化的聚硅氮烷层。6. 根据权利要求1所述的方法，其中所述S0D层的回蚀刻包括以稀氢氟酸(HF)湿蚀刻所述SOD层。7. —种用以使半导体器件的导线绝缘的方法，所述方法包括在半导体衬底的单元区域上形成第一位线堆叠结构和在所述半导体衬底的周边区域上形成第二位线堆叠结构；形成间隔层，以覆盖所述第一及第二位线堆叠结构；形成第一掩模，所述第一掩模选择性地暴露...
【专利技术属性】
技术研发人员：银炳秀，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。