【技术实现步骤摘要】
本公开涉及但不限于一种半导体结构及存储器。
技术介绍
1、随着半导体技术的发展，存储器的集成度要求越来越高，性能标准越来越高。因此，需要对存储器的结构进一步优化，以提高集成度。
技术实现思路
1、有鉴于此，本公开实施例提供了一种半导体结构及存储器，能够避免存储单元的浪费，提高集成度。
2、本公开实施例的技术方案是这样实现的：
3、本公开实施例提供了一种半导体结构，所述半导体结构包括：n个存储阵列片和n-1个读出放大模块；n个所述存储阵列片沿第一方向依次排布；每个所述读出放大模块设置于每两个所述存储阵列片之间；每个所述存储阵列片包括：多个存储单元；其中，针对第2至n-1个存储阵列片，其存储单元电连接到与其相邻的读出放大模块；针对第1个存储阵列片和第n个存储阵列片，其存储单元中的一部分电连接到与其不相邻的读出放大模块，其存储单元中的另一部分电连接到与其相邻的读出放大模块。
4、上述方案中，n个所述存储阵列片中，第1个存储阵列片、第2个存储阵列片、第n-1个存储阵列片和第n个存储阵列片所占的面积相等，第3至n-2个存储阵列片所占的面积相等。
5、上述方案中，第1个存储阵列片、第2个存储阵列片、第n-1个存储阵列片和第n个存储阵列片中的任一个所占的面积，是第3至n-2个存储阵列片中的任一个所占的面积的一半。
6、上述方案中，n个所述存储阵列片沿第二方向的长度相等；所述第二方向垂直于所述第一方向；第1个存储阵列片、第2个存储阵列片、
7、上述方案中，每个所述存储阵列片中还包括：多条位线；所述位线沿所述第一方向延伸；每个存储阵列片中，多个所述存储单元对应电连接多条所述位线；每条所述位线对应电连接所述读出放大模块。
8、上述方案中，所述半导体结构还包括：多条第一导线；针对第1个存储阵列片和第n个存储阵列片，其存储单元中的一部分，通过所述位线和所述第一导线，电连接到与其不相邻的读出放大模块。
9、上述方案中，所述半导体结构还包括：多条第二导线；针对第2至n-1个存储阵列片，其存储单元，通过所述位线和所述第二导线，电连接到与其相邻的读出放大模块；针对第1个存储阵列片和第n个存储阵列片，其存储单元中的另一部分，通过所述位线和所述第二导线，电连接到与其相邻的读出放大模块。
10、上述方案中，所述读出放大模块和所述第二导线沿竖直方向的高度，低于所述第一导线沿所述竖直方向的高度。
11、上述方案中，每个所述存储阵列片中，所述存储单元包括：第一单元和第二单元；所述第一单元和所述第二单元沿第二方向相互间隔设置；所述第二方向垂直于所述第一方向；每个所述存储阵列片中，所述位线包括：第一位线和第二位线；所述第一单元对应电连接所述第一位线；所述第二单元对应电连接所述第二位线。
12、上述方案中，第1个存储阵列片的第一位线，通过所述第一导线电连接到第2个存储阵列片的第一位线；第2个存储阵列片的第一位线电连接第2个读出放大模块；第n个存储阵列片的第一位线，通过所述第一导线电连接到第n-1个存储阵列片的第一位线；第n-1个存储阵列片的第一位线电连接第n-2个读出放大模块。
13、上述方案中，每条第1个存储阵列片的第一位线、每条所述第一导线和每条第2个存储阵列片的第一位线的延时之和，等于每条第3个存储阵列片的位线的延时；每条第n个存储阵列片的第一位线、每条所述第一导线和每条第n-1个存储阵列片的第一位线的延时之和，等于每条第n-2个存储阵列片的位线的延时。
14、上述方案中，每条第1个存储阵列片的第一位线和每条第2个存储阵列片的第一位线的长度之和，等于每条第3个存储阵列片的位线的长度；每条第n个存储阵列片的第一位线和每条第n-1个存储阵列片的第一位线的长度之和，等于每条第n-2个存储阵列片的位线的长度。
15、上述方案中，第1个存储阵列片的第二位线，通过所述第二导线电连接到第1个读出放大模块；第n个存储阵列片的第一位线，通过所述第二导线电连接到第n-1个读出放大模块。
16、上述方案中，每个所述读出放大模块中包括：多个感测放大器；每个所述存储单元对应电连接到所述读出放大模块中的所述感测放大器；每个所述感测放大器的第一端和第二端，分别电连接数量相等的所述存储单元。
17、本公开实施例还提供了一种存储器，所述存储器包括上述方案中所述的半导体结构。
18、上述方案中，所述存储器为dram。
19、由此可见，本公开实施例提供了一种半导体结构及存储器，其中，半导体结构包括：n个存储阵列片和n-1个读出放大模块；n个存储阵列片沿第一方向依次排布；每个读出放大模块设置于每两个存储阵列片之间；每个存储阵列片包括：多个存储单元；其中，针对第2至n-1个存储阵列片，其存储单元电连接到与其相邻的读出放大模块；针对第1个存储阵列片和第n个存储阵列片，其存储单元中的一部分电连接到与其不相邻的读出放大模块，其存储单元中的另一部分电连接到与其相邻的读出放大模块。由于存储单元需要电连接至读出放大模块才能够实现存储数据的功能，而在本公开实施例中，每个存储阵列片中的所有存储单元均电连接到对应的读出放大模块。这样，避免了存储单元的浪费，最大化了对存储单元的利用。进而，在实现相同存储容量的情况下，采用本公开实施例能够减小芯片的面积，提高集成度。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括：N个存储阵列片和N-1个读出放大模块；
2.根据权利要求1所述的半导体结构，其特征在于，
3.根据权利要求2所述的半导体结构，其特征在于，
4.根据权利要求3所述的半导体结构，其特征在于，
5.根据权利要求1所述的半导体结构，其特征在于，每个所述存储阵列片中还包括：多条位线；
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：多条第一导线；
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括：多条第二导线；
8.根据权利要求7所述的半导体结构，其特征在于，
9.根据权利要求7所述的半导体结构，其特征在于，
10.根据权利要求9所述的半导体结构，其特征在于，
11.根据权利要求10所述的半导体结构，其特征在于，
12.根据权利要求10或11所述的半导体结构，其特征在于，
13.根据权利要求9所述的半导体结构，其特征在于，
14.根据权利要求
15.一种存储器，其特征在于，所述存储器包括如权利要求1至14任一项所述的半导体结构。
16.根据权利要求15所述的存储器，其特征在于，所述存储器为DRAM。
...【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：n个存储阵列片和n-1个读出放大模块；
2.根据权利要求1所述的半导体结构，其特征在于，
3.根据权利要求2所述的半导体结构，其特征在于，
4.根据权利要求3所述的半导体结构，其特征在于，
5.根据权利要求1所述的半导体结构，其特征在于，每个所述存储阵列片中还包括：多条位线；
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：多条第一导线；
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括：多条第二导线；
8.根据权利要求7所述的半导体结构，其特征...
【专利技术属性】
技术研发人员：王学伟，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。