【技术实现步骤摘要】
本公开涉及存储器，更具体地，涉及半导体存储器装置和操作半导体存储器装置的方法。
技术介绍
1、半导体存储器装置可被分类为非易失性存储器装置(诸如，闪存装置)和易失性存储器装置(诸如，动态随机存取存储器(dram))。dram的高速操作和成本效率使得dram可用于系统存储器。由于至少部分地由dram的集成电路(ic)制造设计规则的缩放导致的ic尺寸的持续缩小，包括在存储器单元中的电容器的电容将减小，因此，根据存储在存储器单元中的数据的格式可能产生噪声。
技术实现思路
1、一些示例实施例提供一种能够增强操作特性并减小逻辑电路的尺寸的半导体存储器装置。
2、一些示例实施例提供一种操作半导体存储器装置的方法，该方法能够增强操作特性并减小逻辑电路的大小。
3、根据一些示例实施例，一种半导体存储器装置包括存储器单元阵列、裸片上纠错码(ecc)引擎和控制逻辑电路。在写入操作期间，裸片上ecc引擎可通过用从控制逻辑电路接收的随机二进制码对从外部装置接收的第一主数据进行加扰(即，编码)来生成第二主数据，对第二主数据执行ecc编码以生成奇偶校验数据，并且将第二主数据和奇偶校验数据存储在存储器单元阵列中的目标页中。在读取操作期间，裸片上ecc引擎可从目标页读取第二主数据和奇偶校验数据，与通过利用随机二进制码对第二主数据进行加扰来生成第一主数据并行地，基于奇偶校验数据对第二主数据执行ecc解码以生成校验子，并且基于校验子来校正第一主数据中的至少一个错误位。
4、根据一些
5、根据一些示例实施例，在操作包括存储器单元阵列和裸片上纠错码(ecc)引擎的半导体存储器装置的方法中，存储器单元阵列包括连接到多条字线和多条位线的多个存储器单元，由裸片上ecc引擎通过利用随机二进制码对第一主数据进行加扰(即，编码)来生成第二主数据，基于第一主数据生成的第二主数据和奇偶校验数据被存储在存储器单元阵列中的目标页中；与通过利用随机二进制码对第二主数据进行加扰(即，编码)来生成第一主数据并行地，由裸片上ecc引擎基于从目标页读取的奇偶校验数据对从目标页读取的第二主数据执行ecc解码以生成校验子；并且由裸片上ecc引擎基于校验子来校正第一主数据中的至少一个错误位。
6、因此，根据示例实施例的半导体存储器装置与通过对从存储器单元阵列读取的第二主数据执行ecc解码来生成校验子并行地，通过利用随机二进制码对第二主数据进行加扰(即，编码)来生成第一主数据，并且基于校验子来校正第一主数据中的至少一个错误位。因为半导体存储器装置在执行ecc解码之后不执行数据加扰(即，编码)，所以数据加扰不需要额外的时间。因此，根据本专利技术构思的方面的半导体存储器装置可减少与读取操作相关联的时延，同时减少当固定数据模式被重复时出现的模式噪声，并且可减小与数据加扰相关联的逻辑电路系统的尺寸。
本文档来自技高网...【技术保护点】
1.一种半导体存储器装置，包括：
2.根据权利要求1所述的半导体存储器装置，其中，
3.根据权利要求2所述的半导体存储器装置，其中，裸片上ECC引擎被配置为：通过并行地利用所述多个码位中的相应码位对所述多个第一子数据单元中的每个的数据位执行异或运算来生成第二主数据。
4.根据权利要求1所述的半导体存储器装置，其中，
5.根据权利要求4所述的半导体存储器装置，其中，裸片上ECC引擎被配置为：通过并行地利用所述多个码位中的相应码位对所述多个第二子数据单元中的每个的数据位执行异或运算来生成第一主数据。
6.根据权利要求1所述的半导体存储器装置，其中，
7.根据权利要求6所述的半导体存储器装置，其中，编码/解码逻辑包括：
8.根据权利要求6所述的半导体存储器装置，其中，数据校正器包括：
9.根据权利要求6所述的半导体存储器装置，其中，裸片上ECC引擎还包括：
10.根据权利要求6所述的半导体存储器装置，其中，随机二进制码包括多个码位，所述多个码位的数量与所述多个第一子数据单元的数量
11.根据权利要求6所述的半导体存储器装置，其中，随机二进制码包括多个码位，所述多个码位的数量与所述多个第二子数据单元的数量对应，并且
12.根据权利要求1至权利要求11中的任意一项所述的半导体存储器装置，包括：
13.根据权利要求1至权利要求11中的任意一项所述的半导体存储器装置，其中，控制逻辑电路包括：模式寄存器，其中，随机二进制码响应于来自外部装置的命令而被设置在模式寄存器中。
14.根据权利要求1至权利要求11中的任意一项所述的半导体存储器装置，其中，第一主数据与外部装置通过对原始主数据进行编码而生成的数据对应。
15.根据权利要求1至权利要求11中的任意一项所述的半导体存储器装置，其中，
16.一种半导体存储器装置，包括：
17.根据权利要求16所述的半导体存储器装置，其中，
18.根据权利要求17所述的半导体存储器装置，其中，
19.一种操作半导体存储器装置的方法，所述半导体存储器装置包括存储器单元阵列和裸片上纠错码ECC引擎，存储器单元阵列包括连接到多条字线和多条位线的多个存储器单元，所述方法包括：
20.根据权利要求19所述的方法，其中，
...【技术特征摘要】
1.一种半导体存储器装置，包括：
2.根据权利要求1所述的半导体存储器装置，其中，
3.根据权利要求2所述的半导体存储器装置，其中，裸片上ecc引擎被配置为：通过并行地利用所述多个码位中的相应码位对所述多个第一子数据单元中的每个的数据位执行异或运算来生成第二主数据。
4.根据权利要求1所述的半导体存储器装置，其中，
5.根据权利要求4所述的半导体存储器装置，其中，裸片上ecc引擎被配置为：通过并行地利用所述多个码位中的相应码位对所述多个第二子数据单元中的每个的数据位执行异或运算来生成第一主数据。
6.根据权利要求1所述的半导体存储器装置，其中，
7.根据权利要求6所述的半导体存储器装置，其中，编码/解码逻辑包括：
8.根据权利要求6所述的半导体存储器装置，其中，数据校正器包括：
9.根据权利要求6所述的半导体存储器装置，其中，裸片上ecc引擎还包括：
10.根据权利要求6所述的半导体存储器装置，其中，随机二进制码包括多个码位，所述多个码位的数量与所述多个第一子数据单元的数量对应，并且
11.根据权利要求6所述的半导...
【专利技术属性】
技术研发人员：金成来，姜吉荣，宋侑贞，金惠兰，吴致成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。