【技术实现步骤摘要】
本专利技术实施例涉及半导体，尤其涉及一种半导体器件的外延结构及其制备方法、半导体器件。
技术介绍
1、半导体材料氮化镓(gan)由于具有禁带宽度大、电子迁移率高、击穿场强高、导热性能好等特点，且具有很强的自发和压电极化效应，相较于第一代半导体材料和第二代半导体材料更适合于制造高频、高压和耐高温的大功率电子器件，尤其是在射频和电源领域优势明显。
2、目前gan基高电子迁移率晶体管(high electron mobility transistor，简称hemt)通过掺fe实现高阻缓冲层，可以阻挡垂直漏电和改善夹断性能。
3、但是在生长fe掺杂gan高阻缓冲层时fe具有很强的驱动力，进而会替代ga在表面富集。fe源关闭后，生长非掺杂gan沟道层时富集在表面的fe一部分并入晶格，一部分继续偏析到表面，随着厚度增加fe掺杂浓度逐渐降低，即fe在gan沟道中存在拖尾效应。当fe进入沟道层中形成深能级陷阱俘获电子将减少二维电子气(two-dimensional electrongas，简称2deg)浓度以及形成杂质散射降低迁移率。也就是说，缓冲层掺fe最初针对改善半导体器件的特性可能会与预期的结果相反，从而会降低半导体器件的特性。
技术实现思路
1、有鉴于此，本专利技术实施例提供一种半导体器件的外延结构及其制备方法、半导体器件，以解决现有技术中存在的铁原子拖尾效应问题，提升外延结构的质量以及半导体器件的质量。
2、第一方面，本专利技术实施例提供了一种半导体器
3、衬底；
4、缓冲层，位于所述衬底一侧，所述缓冲层包括铁原子；
5、阻挡结构，位于所述缓冲层远离所述衬底的一侧，且所述阻挡结构包括至少一层氮化硅阻挡层；
6、沟道结构，包括至少一层沟道层，且至少一层所述沟道层位于所述阻挡结构远离所述衬底的一侧；
7、势垒层，位于所述沟道结构远离所述衬底的一侧，且靠近所述势垒层一侧的所述沟道层与所述势垒层形成异质结结构；
8、其中所述沟道结构同时与所述阻挡结构以及缓冲层接触。
9、可选的，所述氮化硅阻挡层包括多个独立设置的岛状结构。
10、可选的，所述阻挡结构包括多层所述氮化硅阻挡层，所述沟道结构包括多层所述沟道层；
11、沿所述外延结构的厚度方向，所述氮化硅阻挡层与所述沟道层依次交替设置。
12、可选的，所述氮化硅阻挡层包括多个独立设置的岛状结构；
13、多层所述氮化硅阻挡层包括第一氮化硅阻挡层和第二氮化硅阻挡层；所述第一氮化硅阻挡层包括多个独立设置的第一岛状结构，所述第二氮化硅阻挡层包括多个独立设置的第二岛状结构；
14、沿所述外延结构的厚度方向，存在至少一个所述第一岛状结构与相邻两个所述第二岛状结构的间隙交叠。
15、可选的，沿所述外延结构的厚度方向，所述第一岛状结构与所述第二岛状结构错开设置。
16、可选的，所述外延结构还包括：
17、成核层，位于所述衬底与所述缓冲层之间；
18、帽层，位于所述势垒层远离所述衬底的一侧。
19、可选的，沿所述外延结构的厚度方向，所述氮化硅阻挡层的厚度d1满足0.1nm≤d1≤50nm。
20、可选的，沿所述外延结构的厚度方向，所述沟道结构的厚度d2满足d2≤500nm。
21、第二方面，本专利技术实施例还提供了一种半导体器件的外延结构的制备方法，包括：
22、提供衬底；
23、制备缓冲层，所述缓冲层位于所述衬底一侧且所述缓冲层包括铁原子；
24、制备阻挡结构和沟道结构，所述阻挡结构位于所述缓冲层远离所述衬底的一侧，且所述阻挡结构包括至少一层氮化硅阻挡层；所述沟道结构包括至少一层沟道层，且至少一层所述沟道层位于所述阻挡结构远离所述衬底的一侧；
25、制备势垒层，所述势垒层位于所述沟道结构远离所述衬底的一侧，且靠近所述势垒层一侧的所述沟道层与所述势垒层形成异质结结构。
26、可选的，制备阻挡结构，包括：
27、在金属有机化合物化学气相沉淀反应室中制备缓冲层；
28、在所述金属有机化合物化学气相沉淀反应室中，通入甲硅烷气体和氨气制备阻挡结构。
29、可选的，制备阻挡结构，包括：
30、在金属有机化合物化学气相沉淀反应室中制备缓冲层；
31、在所述缓冲层远离所述衬底一侧表面制备掩模结构；
32、在等离子体增强化学气相沉积反应室中，通入二氯甲硅烷气体和氨气，且在所述掩模结构暴露的区域制备阻挡结构。
33、可选的，所述阻挡结构包括多层所述氮化硅阻挡层，所述沟道结构包括多层所述沟道层；
34、制备阻挡结构和沟道结构，包括：
35、依次交替制备所述氮化硅阻挡层和所述沟道层。
36、可选的，制备缓冲层之前，还包括：
37、制备成核层，所述成核层位于所述衬底与所述缓冲层之间；
38、制备势垒层之后，还包括：
39、制备帽层，所述帽层位于所述势垒层远离所述衬底的一侧。
40、第三方面，本专利技术实施例还提供了一种半导体器件，包括第一方面任一实施例所述的半导体器件的外延结构；
41、所述半导体器件还包括：
42、位于所述势垒层远离所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间。
43、本专利技术实施例提供的半导体器件的外延结构及其制备方法、半导体器件，半导体器件的外延结构包括衬底、缓冲层、阻挡结构、沟道结构、势垒层。其中，在阻挡结构设置至少一层氮化硅阻挡层能够降低铁原子在沟道结构的拖尾效应，此外，氮化硅阻挡层能够促进氮化镓外延结构选区生长的作用，减小位错密度，提升沟道层晶体质量，进而提升外延结构的质量以及半导体器件的质量。
本文档来自技高网...【技术保护点】
1.一种半导体器件的外延结构，其特征在于，包括：
2.根据权利要求1所述的外延结构，其特征在于，所述氮化硅阻挡层包括多个独立设置的岛状结构。
3.根据权利要求1所述的外延结构，其特征在于，所述阻挡结构包括多层所述氮化硅阻挡层，所述沟道结构包括多层所述沟道层；
4.根据权利要求3所述的外延结构，其特征在于，所述氮化硅阻挡层包括多个独立设置的岛状结构；
5.根据权利要求4所述的外延结构，其特征在于，沿所述外延结构的厚度方向，所述第一岛状结构与所述第二岛状结构错开设置。
6.根据权利要求1所述的外延结构，其特征在于，所述外延结构还包括：
7.根据权利要求1所述的外延结构，其特征在于，沿所述外延结构的厚度方向，所述氮化硅阻挡层的厚度d1满足0.1nm≤d1≤50nm。
8.根据权利要求1所述的外延结构，其特征在于，沿所述外延结构的厚度方向，所述沟道结构的厚度d2满足d2≤500nm。
9.一种半导体器件的外延结构的制备方法，其特征在于，包括：
10.根据权利要求9所述的制备方法，其
11.根据权利要求9所述的制备方法，其特征在于，制备阻挡结构，包括：
12.根据权利要求9所述的制备方法，其特征在于，所述阻挡结构包括多层所述氮化硅阻挡层，所述沟道结构包括多层所述沟道层；
13.根据权利要求9所述的制备方法，其特征在于，制备缓冲层之前，还包括：
14.一种半导体器件，其特征在于，包括权利要求1-8任一项所述的外延结构；
...【技术特征摘要】
1.一种半导体器件的外延结构，其特征在于，包括：
2.根据权利要求1所述的外延结构，其特征在于，所述氮化硅阻挡层包括多个独立设置的岛状结构。
3.根据权利要求1所述的外延结构，其特征在于，所述阻挡结构包括多层所述氮化硅阻挡层，所述沟道结构包括多层所述沟道层；
4.根据权利要求3所述的外延结构，其特征在于，所述氮化硅阻挡层包括多个独立设置的岛状结构；
5.根据权利要求4所述的外延结构，其特征在于，沿所述外延结构的厚度方向，所述第一岛状结构与所述第二岛状结构错开设置。
6.根据权利要求1所述的外延结构，其特征在于，所述外延结构还包括：
7.根据权利要求1所述的外延结构，其特征在于，沿所述外延结构的厚度方向，所述氮化硅阻挡层的厚度d...
【专利技术属性】
技术研发人员：张晖，周文龙，谈科伟，孔苏苏，杜小青，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。