【技术实现步骤摘要】
本专利技术涉及半导体测试，特别涉及一种半导体测试结构及其测试方法。
技术介绍
1、在半导体产品流片结束后，需要进行晶圆可接受测试(wafer acceptance test，wat)。在晶圆可接受测试中，通过测试半导体产品的电性参数，以检测每片半导体产品的工艺情况，并评估半导体制造过程的质量和稳定性，从而判断半导体产品是否符合对应工艺技术平台的电性规格要求。
2、在晶圆可接受测试中，单个晶体管的漏电流性能会直接影响到晶圆可接受测试的性能，因此晶圆可接受测试的测试结果波动大，测试的可靠性不高。
技术实现思路
1、本专利技术的目的在于提供一种半导体测试结构及其测试方法，能够提升半导体漏电流测试的准确性。
2、为解决上述技术问题，本专利技术是通过以下技术方案实现的：
3、本专利技术提供了一种半导体测试结构，所述半导体测试结构包括多个测试单元，且多个所述测试单元电性连接并形成测试阵列，其中所述测试单元包括：
4、多个反相器，所述反相器的第一端电性连接于第一电源，所述反相器的第二端电性连接于第二电源；以及
5、多个传输晶体管，所述传输晶体管的漏极端电性连接于位线，所述传输晶体管的源极端电性连接于所述反相器的驱动端，且所述传输晶体管的驱动端电性连接于字线，其中所述字线和所述第二电源的逻辑电平相同；
6、其中，所述第一电源的预充逻辑电平为低逻辑电平，所述第二电源的预充逻辑电平为高逻辑电平。
7、在本专利技术一实施
8、在本专利技术一实施例中，所述传输晶体管被划分为多个测试组，在同一所述测试组中，多个所述传输晶体管电性连接于不同的所述反相器。
9、在本专利技术一实施例中，在同一所述测试组中，所述传输晶体管电性连接于相同的所述字线。
10、在本专利技术一实施例中，多个所述传输晶体管电性连接于不同的所述位线。
11、本专利技术提供了一种半导体测试结构的测试方法，基于如上所述的一种半导体测试结构，包括以下步骤：
12、将第一电源的逻辑电平预充为低逻辑电平，将第二电源的逻辑电平预充为高逻辑电平；
13、在测试传输晶体管时，将位线设置为高逻辑电平，且将字线设置为低逻辑电平，获取多个所述位线的电流之和；以及
14、在测试反相器时，将所述字线设置为高逻辑电平，分别获取所述第一电源的电流和所述第二电源的电流。
15、在本专利技术一实施例中，所述传输晶体管的漏电流依据以下公式：
16、2ioff-pg＝ibl+iblb；
17、其中，ioff-pg为所述传输晶体管的漏电流，ibl和iblb为不同所述位线的监测电流。
18、在本专利技术一实施例中，所述反相器包括pmos管，所述pmos管的漏电流依据以下公式：
19、2ioff-pu＝idd；
20、其中，ioff-pu为所述pmos管的漏电流，idd为所述第一电源的监测电流。
21、在本专利技术一实施例中，所述反相器包括nmos管，所述nmos管的漏电流依据以下公式：
22、2ioff-pd＝iss；
23、其中，ioff-pd为所述nmos管的漏电流，iss为所述第二电源的监测电流。
24、在本专利技术一实施例中，测试所述传输晶体管的步骤包括：
25、获取与同一所述反相器连接的所述传输晶体管；
26、将待测的所述传输晶体管电性连接于所述反相器；以及
27、将非待测的所述传输晶体管设置为浮接状态。
28、如上所述，本专利技术提供了一种半导体测试结构及其测试方法，本专利技术意想不到的技术效果在于：本专利技术提供的测试结构及其测试方法，能够对6t静态存储器进行漏电流测试，还能够对8t静态存储器进行漏电流测试，且单个测试单元中漏电流测试综合多个晶体管的测试数据，测试数据的准确性更高。并且，本专利技术的测试单元形成了测试阵列，能够降低测试干扰，提升漏电流测试数据的收敛程度，从而提升测试的有效性。
29、当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
本文档来自技高网...【技术保护点】
1.一种半导体测试结构，其特征在于，所述半导体测试结构包括多个测试单元，且多个所述测试单元电性连接并形成测试阵列，其中所述测试单元包括：
2.根据权利要求1所述的一种半导体测试结构，其特征在于，所述反相器与多个所述传输晶体管连接，且部分所述传输晶体管与所述反相器浮接连接，其中至多一个所述传输晶体管与所述反相器电性连接。
3.根据权利要求1所述的一种半导体测试结构，其特征在于，所述传输晶体管被划分为多个测试组，在同一所述测试组中，多个所述传输晶体管电性连接于不同的所述反相器。
4.根据权利要求3所述的一种半导体测试结构，其特征在于，在同一所述测试组中，所述传输晶体管电性连接于相同的所述字线。
5.根据权利要求1所述的一种半导体测试结构，其特征在于，多个所述传输晶体管电性连接于不同的所述位线。
6.一种半导体测试结构的测试方法，基于如权利要求1所述的一种半导体测试结构，其特征在于，包括以下步骤：
7.根据权利要求6所述的一种半导体测试结构的测试方法，其特征在于，所述传输晶体管的漏电流依据以下公式：
8
9.根据权利要求6所述的一种半导体测试结构的测试方法，其特征在于，所述反相器包括NMOS管，所述NMOS管的漏电流依据以下公式：
10.根据权利要求6所述的一种半导体测试结构的测试方法，其特征在于，测试所述传输晶体管的步骤包括：
...【技术特征摘要】
1.一种半导体测试结构，其特征在于，所述半导体测试结构包括多个测试单元，且多个所述测试单元电性连接并形成测试阵列，其中所述测试单元包括：
2.根据权利要求1所述的一种半导体测试结构，其特征在于，所述反相器与多个所述传输晶体管连接，且部分所述传输晶体管与所述反相器浮接连接，其中至多一个所述传输晶体管与所述反相器电性连接。
3.根据权利要求1所述的一种半导体测试结构，其特征在于，所述传输晶体管被划分为多个测试组，在同一所述测试组中，多个所述传输晶体管电性连接于不同的所述反相器。
4.根据权利要求3所述的一种半导体测试结构，其特征在于，在同一所述测试组中，所述传输晶体管电性连接于相同的所述字线。
5.根据权利要求1所述的一种半导体测试结构...
【专利技术属性】
技术研发人员：周鹏程，黄普嵩，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。