【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种局部加厚栅介质的平面型分裂栅sic mosfet器件及其制造方法。
技术介绍
1、相比于传统硅材料，碳化硅因其更宽的禁带宽度、更高的热导率和更高的临界击穿场强，在大功率开关电路和电力系统应用领域得到了广泛的关注。碳化硅功率器件最突出的性能优势在于其高压、高频和高温工作特性，可以有效地降低电力电子系统的功率损耗。为了提高功率器件的开关频率和降低开关损耗，器件栅-漏之间的反馈电容和电荷是一个研究重点。现做如下分析：
2、其一、如图1（a）所示：在传统的sic mosfet结构中，jfet宽度是一个关键参数。如果宽度太窄，则jfet电阻过大，导致器件整体的导通电阻增大；如果宽度变宽，其jfet区上方的栅氧介质中场强增大，进而也会进一步影响耐压和栅氧可靠性。
3、对于上述问题，如图1（b）所示：在传统的sic mosfet结构中增加了p+注入区的设计，这种设计会增大正向导通电阻，且在p+注入区晶格结构会受到破坏，进而也会影响栅氧的质量，故很少被采用。
4、其二：如图1（a）所示：传统平面栅sic mosfet结构，栅极叠压在整个jfet区域上方，在器件截止态时，其jfet区上方的栅氧介质需要承受较大的场强，对栅氧寿命与可靠性造成极大影响。同时，也增大了器件的反向传输电容。
5、对于上述问题，如图1（c）所示：可以采用分裂栅结构，这种器件jfet区域上方的栅极面积减小，进而降低了栅漏电容与电荷，提高了器件的开关频率，降低了开关损耗。由此可知，虽然在jfet
6、如图1（d）所示：分裂栅结构中增加p+注入区，该设计的缺点和(图1(b))、(图1(c))有类似情况，但图1(d)又比图1(b)的设计也有所优化。但是，其工艺过程更加复杂。
7、基于上述情况，亟待需要在原分裂栅结构基础上作出进一步优化来发挥sicmosfet芯片的优异性能。
技术实现思路
1、针对上述问题，本专利技术提供了一种工艺过程简单、局部加厚栅介质的平面型分裂栅sic mosfet器件及其制造方法。
2、为了解决上述技术问题，一方面，本专利技术的技术方案是：一种局部加厚栅介质的平面型分裂栅sic mosfet制造方法，包括以下步骤：
3、步骤1：准备n-wafer晶圆，并对晶圆进行检查、清洗、干燥；
4、步骤2：通过淀积掩膜层并通过光刻-刻蚀工艺转移mask图形至n-wafer晶圆，使用高能离子注入形成高掺杂的p-base区、n+区和p+区，利用高温退火激活掺杂离子；
5、步骤3：通过淀积二氧化硅或硅，并通过光刻-刻蚀工艺转移mask图形至n-wafer晶圆，利用刻蚀的各向异性或其他现有方法，形成二氧化硅层或硅层，该二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构；
6、步骤4：通过对二氧化硅层或硅层进行热氧化处理，均匀形成一层栅氧层，并在该栅氧层上均匀淀积一层多晶硅层，通过刻蚀去除掉位于所述二氧化硅层或硅层的左、右两侧边缘结构之间的二氧化硅层或硅层部分、栅氧层部分以及多晶硅层部分，以形成一对栅极结构；
7、步骤5：通过淀积工艺，淀积usg和bpsg绝缘层，刻蚀源孔与栅孔；
8、步骤6：通过淀积接触金属，并使源极、漏极的接触图形化，并在高温退火条件下使sic表面各电极形成良好的欧姆接触；
9、步骤7：在电极金属表面沉积无机钝化层（二氧化硅或氮化硅）与pi胶，进行表面保护，并形成表面保护层。
10、在进一步的技术方案中，在步骤3中，所述边缘结构的斜坡长度为500-1000nm，斜坡仰角为10°～70°。
11、在进一步的技术方案中，在步骤4中，所述栅氧层的厚度为300å～600å，所述多晶硅层的厚度为3000å～6000å。
12、在进一步的技术方案中，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
13、为了解决上述技术问题，另一方面，本专利技术的技术方案是：一种局部加厚栅介质的平面型分裂栅sic mosfet器件，所述平面型分裂栅sic mosfet器件包括漏极金属、n+基材和n-漂移区，
14、所述n-漂移区的顶部左、右两侧分别对称设有高掺杂的p-base区，所述p-base区的顶面与所述n-漂移区的顶面齐平；
15、两所述p-base区中均设有一个n+区和一个p+区；
16、所述n-漂移区的顶面设有一对栅极结构，所述栅极结构包括二氧化硅层或硅层、通过对二氧化硅层或硅层热氧化形成的栅氧层和在栅氧层上淀积的多晶硅层。
17、在进一步的技术方案中，一个所述p-base区中的n+区和p+区分别对应与另一个所述p-base区中的n+区和p+区相互对称，且两个n+区位于两个p+区之间。
18、在进一步的技术方案中，所述二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构,所述边缘结构的斜坡长度为500-1000nm，斜坡仰角为10°～70°。
19、在进一步的技术方案中，所述栅氧层的厚度为300å～600å,所述多晶硅层的厚度为3000å～6000å。
20、在进一步的技术方案中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
21、本专利技术的有益效果是：
22、1、局部加厚的栅介质能够改善其承受电应力的能力，同时，保证了这部分加厚栅介质与沟道反型层运作无关，不影响阈值电压大小；
23、2、加厚的介质能够降低边缘电场强度与栅漏电容，增加栅氧的可靠性，并提高了器件的开关频率和降低了开关损耗。
本文档来自技高网...【技术保护点】
1.一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，在步骤3中，所述边缘结构的斜坡长度为300-1000 nm，斜坡仰角为10°～70°。
3.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，在步骤4中，所述栅氧层的厚度为300Å～600Å，所述多晶硅层的厚度为3000Å～6000Å。
4.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET制造方法，其特征在于，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
5.一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，所述平面型分裂栅SiCMOSFET器件包括漏极金属、N+基材和N-漂移区，其特征在于，
6.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，一个所述P-base区中的N+区和
7.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，所述二氧化硅层或硅层的左、右两侧呈斜坡状的边缘结构,所述边缘结构的斜坡长度为300-1000nm，斜坡仰角为10°～70°。
8.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，所述栅氧层的厚度为300Å～600Å,所述多晶硅层的厚度为3000Å～6000Å。
9.根据权利要求5所述的一种局部加厚栅介质的平面型分裂栅SiC MOSFET器件，其特征在于，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
...【技术特征摘要】
1.一种局部加厚栅介质的平面型分裂栅sic mosfet制造方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅sic mosfet制造方法，其特征在于，在步骤3中，所述边缘结构的斜坡长度为300-1000 nm，斜坡仰角为10°～70°。
3.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅sic mosfet制造方法，其特征在于，在步骤4中，所述栅氧层的厚度为300å～600å，所述多晶硅层的厚度为3000å～6000å。
4.根据权利要求1所述的一种局部加厚栅介质的平面型分裂栅sic mosfet制造方法，其特征在于，在步骤4中，两个所述栅极结构相互独立对称布置，其之间的间距为500-1500nm。
5.一种局部加厚栅介质的平面型分裂栅sic mosfet器件，所述平面型分裂栅sicmosfet器件包括漏极金属、n+基材和n-漂移区，其特征在...
【专利技术属性】
技术研发人员：罗科义，何浩翔，吴文杰，蒋怡，
申请(专利权)人：芯众享成都微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。