本发明专利技术提供一种电路状态检测的方法和装置，包括以下步骤：外部启动被测试电路，对所述被测试电路进行首次测试；当测试过程中所述被测试电路出现错误时，记录出错时刻；根据所述出错时刻获得输出待观测值的第一切换时刻以及第二切换时刻；其中，所述第一切换时刻位于所述出错时刻之前，所述第二切换时刻位于所述出错时刻之后；重新启动所述被测试电路，对所述被测试电路进行再次测试，并当达到所述第一切换时刻时，向输出接口开始输出待观测值，直到达到第二切换时刻时，结束向所述输出接口输出所述待观测值；根据输出的待观测值确定所述被测试电路的电路状态。因此，提高了查找被测试电路出错原因的效率。
【技术实现步骤摘要】
本专利技术涉及电子电路
，特别涉及一种电路状态检测的方法和装置。
技术介绍
在电路设计被开发完成后，一般需要通过对该电路设计进行检测，从而验证该电 路设计是否满足预期的功能。如果测试过程中出现错误，则设计者能够根据检测结果识别 并校正与该电路设计相关的问题，例如电路逻辑设计的错误，编程错误，进而降低该电路 设计投入实际应用后出错的几率。现有技术中，对电路设计进行检测包括以下两种方法基于 FPGA (Field-Programmable Gate Array,现场可编程阵列)原型的检测方法，基于 RTL(Register Transfer Level，寄存器传输级)仿真的检测方法。其中，基于FPGA原型的检测方法包括首先将待测试电路设计集成到FPGA原型 中，然后对该FPGA原型进行测试，如果测试过程中出现错误，则设计者根据获得的有限出 错信息推断出错原因，并对该FPGA原型进行相应的校正。进而对校正后的FPGA原型进行 测试时，没有出现同样的错误，则可以证实所推测出的出错原因是正确的；相反，如果对校 正后的FPGA原型进行测试时，再次出现同样的错误，可以证实所推测出的出错原因是错误 的，则需要进一步推断其他可能的出错原因，并重复进行上述的测试过程，直到验证找到正 确的出错原因为止。另外，基于RTL仿真的检测方法为首先为RTL设计建立一个测试平台，该测试平 台为RTL设计提供较完备的测试激励，并可以输出可供观察的响应信息，从而根据该响应 信息判断RTL设计是否满足预期功能。但是，在实现本专利技术的过程中，专利技术人发现现有技术中至少存在以下缺点对于基于FPGA原型的检测方法，由于硬件的可观测性较差，因此，设计者常常需 要多次的推测出错原因并进行验证的过程，才可以发现正确的出错原因。而对于RTL仿真 的检测方法，通常情况下，首先对涉及到的各功能模块分别进行仿真，在各功能模块单独仿 真通过后，再对由各功能模块构成的整个系统进行仿真。可见，需要进行多次仿真过程。而 RTL仿真的运行速度非常慢，这会大大增加查找和确定错误的时间。因此，上述两种检测方法，找到出错原因所需时间较长，效率较低。
技术实现思路
针对以上缺陷，本专利技术的目的为提供一种在对电路设计进行性能测试的过程中， 快速检测到出错原因的方法和装置。本专利技术提供的电路状态检测的方法，包括以下步骤外部启动被测试电路，对所述被测试电路进行首次测试；当测试过程中所述被测试电路出现错误时，记录出错时刻；根据所述出错时刻获得输出待观测值的第一切换时刻以及第二切换时刻；其中，所述第一切换时刻位于所述出错时刻之前，所述第二切换时刻位于所述出错时刻之后；重新启动所述被测试电路，对所述被测试电路进行再次测试，并当达到所述第一 切换时刻时，向输出接口开始输出待观测值，直到达到第二切换时刻时，结束向所述输出接 口输出所述待观测值；根据输出的待观测值确定所述被测试电路的电路状态。优选的，所述重新启动所述被测试电路为自动重新启动所述被测试电路，具体 为设置运行次数参量，并在首次测试之前赋给其初始值，当被测试电路被重新启动 进行再次测试时，所述运行次数参量被更新；在测试过程中所述被测试电路出现错误时，读 取所述运行次数参量；判断所述运行次数参量的当前值是否为所述初始值，当判断结果为 是时，说明本次测试为首次测试，自动重新启动所述被测试电路；当判断结果为否时，说明 本次测试为再次测试，对所述被测试电路继续进行测试，直到达到所述第二切换时刻。优选的，对所述被测试电路进行再次测试时，在达到所述第一切换时刻之前，所述 被测试电路运行频率为快速时钟频率；当达到所述第一切换时刻时，根据分频因子D对所述被测试电路运行频率进行分 频，并将所述被测试电路运行频率切换到慢速时钟频率；其中，所述分频因子D彡(F1 XM)/W，且取整数；Fl 被测试电路所使用的快速时钟频率；M 被测试电路中需要测试的信号个数； W:输出接口的带宽，W = F3XN(F3 输出接口的时钟频率；N:输出接口的位宽)；分频后慢 速时钟频率F2 = F1/D ；当达到所述第二切换时刻时，根据分频因子D对所述被测试电路运行频率进行分 频，并将所述被测试电路运行频率切换到所述快速时钟频率。优选的，向输出接口输出待观测值，之前还包括对所述待观测值进行排序。优选的，通过时分多路复用技术将与所述待观测值对应的多路低速并行信号转换 成高速串行信号。本专利技术还提供一种电路状态检测的装置，包括第一重启单元，用于外部启动被测试电路，对所述被测试电路进行首次测试；记录单元，用于当测试过程中所述被测试电路出现错误时，记录出错时刻，并根据 所述出错时刻获得输出待观测值的第一切换时刻以及第二切换时刻；其中，所述第一切换 时刻位于所述出错时刻之前，所述第二切换时刻位于所述出错时刻之后；第二重启单元，用于重新启动所述被测试电路，对所述被测试电路进行再次测 试；时钟计数单元，用于在所述第二重启单元重新启动所述被测试电路，对所述被测 试电路进行再次测试后，当达到所述第一切换时刻时，向输出接口开始输出待观测值，直到 达到第二切换时刻时，结束向所述输出接口输出所述待观测值。优选的，还包括运行次数计算单元，用于设置运行次数参量，并在首次测试之前赋给其初始值，当 被测试电路被重新启动进行再次测试时，所述运行次数参量被更新；所述第二重启单元，还用于在测试过程中所述被测试电路出现错误时，读取所述 运行次数参量；判断所述运行次数参量的当前值是否为所述初始值，当判断结果为是时，说 明本次测试为首次测试，自动重新启动所述被测试电路；当判断结果为否时，说明本次测试 为再次测试，对所述被测试电路继续进行测试，直到达到所述第二切换时刻。优选的，还包括时钟分频单元，用于根据分频因子D对所述被测试电路运行频率进行分频，其中，所述分频因子D彡(F1 XM)/W，且取整数；Fl 被测试电路所使用的快速时钟频率；M 被测试电路中需要测试的信号个数； W:输出接口的带宽，W = F3XN(F3 输出接口的时钟频率；N:输出接口的位宽)；分频后慢 速时钟频率F2 = F1/D ；时钟切换单元，用于根据所述时钟分频单元计算的慢速时钟频率与快速时钟频率 对所述被测试电路所使用的运行时钟频率进行切换，具体为在达到所述第一切换时刻之 前，所述被测试电路运行频率为快速时钟频率；当达到所述第一切换时刻时，将所述被测试电路运行频率切换到所述慢速时钟频 率；当达到所述第二切换时刻时，将所述被测试电路运行频率切换到所述快速时钟频率。优选的，还包括排序处理单元，用于对向输出接口输出的待观测值进行排序。优选的，还包括转换单元，用于在所述排序处理单元对所述待观测值进行排序后，通过时分多路 复用技术将与所述待观测值对应的多路低速并行信号转换成高速串行信号。本专利技术的有益效果如下对被测试电路进行性能测试时，当首次出现错误时，可以使被测试系统重新启动 并进行第二次测试，而且能够输出出错时刻的电路状态，从而根据输出的电路状态分析出 错原因。因此，提高了查找被测试系统出错原因的效率。附图说明图1是本专利技术实施例一提供的电路状态检测方法的流程示意图；图2是本专利技术实施例二提供的电路状态检测方法的流程示意图；图3是本专利技术提供的对待观测值进行本文档来自技高网...
【技术保护点】
【技术特征摘要】
一种电路状态检测的方法，其特征在于，包括以下步骤外部启动被测试电路，对所述被测试电路进行首次测试；当测试过程中所述被测试电路出现错误时，记录出错时刻；根据所述出错时刻获得输出待观测值的第一切换时刻以及第二切换时刻；其中，所述第一切换时刻位于所述出错时刻之前，所述第二切换时刻位于所述出错时刻之后；重新启动所述被测试电路，对所述被测试电路进行再次测试，并当达到所述第一切换时刻时，向输出接口开始输出待观测值，直到达到第二切换时刻时，结束向所述输出接口输出所述待观测值；根据输出的待观测值确定所述被测试电路的电路状态。2.如权利要求1所述的方法，其特征在于，所述重新启动所述被测试电路为自动重新 启动所述被测试电路，具体为设置运行次数参量，并在首次测试之前赋给其初始值，当被测试电路被重新启动进行 再次测试时，所述运行次数参量被更新；在测试过程中所述被测试电路出现错误时，读取所述运行次数参量；判断所述运行次 数参量的当前值是否为所述初始值，当判断结果为是时，说明本次测试为首次测试，自动重 新启动所述被测试电路；当判断结果为否时，说明本次测试为再次测试，对所述被测试电路 继续进行测试，直到达到所述第二切换时刻。3.如权利要求1所述的方法，其特征在于，对所述被测试电路进行再次测试时，在达到所述第一切换时刻之前，所述被测试电路 运行频率为快速时钟频率；当达到所述第一切换时刻时，根据分频因子D对所述被测试电路运行频率进行分频， 并将所述被测试电路运行频率切换到慢速时钟频率； 其中，所述分频因子D≥(F1 XM)/W，且取整数；Fl 被测试电路所使用的快速时钟频率；M 被测试电路中需要测试的信号个数；W 输 出接口的带宽，W = F3XN(F3 输出接口的时钟频率；N:输出接口的位宽)；分频后慢速时 钟频率F2 = F1/D ；当达到所述第二切换时刻时，根据分频因子D对所述被测试电路运行频率进行分频， 并将所述被测试电路运行频率切换到所述快速时钟频率。4.如权利要求1至3任一项所述的方法，其特征在于，向输出接口输出待观测值，之前 还包括对所述待观测值进行排序。5.如权利要求4所述的方法，其特征在于，对所述待观测值进行排序，之后还包括 通过时分多路复用技术将与所述待观测值对应的多路低速并行信号转换成高速串行信号。6.一种电路状态检测的装置，其特征在于，包括第一重启单元，用于外部启动被测试电路，对所述被...
【专利技术属性】
技术研发人员：王振国，
申请(专利权)人：王振国，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。