半导体存储装置制造方法及图纸

本发明专利技术提供一种能够高集成化的半导体存储装置。本发明专利技术的半导体存储装置具备：多个感测放大器区域；第1配线层，包含与多个半导体层电连接的多个位线；以及第2配线层，包含将多个感测放大器区域与多个位线分别电连接的多个第1配线。半导体衬底具备沿第2方向排列的第1区域及第2区域。从第1方向观察时，在第1区域中的与一部分感测放大器区域重叠的位置，分别各设有n1个沿第3方向排列的第1配线，从第1方向观察时，在第2区域中的与一部分感测放大器区域重叠的位置，分别各设有n2个沿第3方向排列的第1配线。

【技术实现步骤摘要】

本实施方式涉及一种半导体存储装置。

技术介绍

1、已知一种半导体存储装置，具备：衬底；多个导电层，沿与该衬底的表面交叉的方向排列；半导体层，与所述多个导电层对向；以及栅极绝缘层，设置在导电层与半导体层之间。栅极绝缘层例如具备氮化硅(sin)等绝缘性之电荷蓄积层或浮动栅极等导电性之电荷蓄积层等能够存储数据的存储器部。

技术实现思路

1、本专利技术提供一种能够高集成化的半导体存储装置。

2、一实施方式的半导体存储装置具备：半导体衬底；多个导电层，沿与半导体衬底的表面交叉的第1方向排列；多个半导体层，在第1方向上延伸，与多个导电层对向；第1配线层，设置在半导体衬底与多个半导体层之间，包含多个位线，所述多个位线与多个半导体层电连接，沿与第1方向交叉的第2方向排列，且在与第1方向及第2方向交叉的第3方向上延伸；多个感测放大器区域，设置在半导体衬底上；以及第2配线层，设置在半导体衬底与第1配线层之间，包含将多个感测放大器区域与多个位线分别电连接的多个第1配线。半导体衬底具备沿第2方向排列的第1区域及第2区域。本文档来自技高网...

【技术保护点】

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中

3.根据权利要求1所述的半导体存储装置，其中

4.根据权利要求1所述的半导体存储装置，其

5.根据权利要求4所述的半导体存储装置，其中

6.根据权利要求5所述的半导体存储装置，其中

7.根据权利要求1所述的半导体存储装置，其中

8.根据权利要求7所述的半导体存储装置，其中

9.根据权利要求1所述的半导体存储装置，其中

10.根据权利要求4所述的半导体存储装置，其具备：

11.根据权利要求10所...

【技术特征摘要】

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中

3.根据权利要求1所述的半导体存储装置，其中

4.根据权利要求1所述的半导体存储装置，其

5.根据权利要求4所述的半导体存储装置，其中

6.根据权利要求5所述的半导体存储装置，其中

7.根据权利要求1所述的半导体存储装置，其中

8.根据权利要求7所述的半导体存储装置，其中

9.根据权利要求1所述的半导体存储装置，其中

10.根据权利要求4所述的半导体存储装置，其具...

【专利技术属性】
技术研发人员：佐藤聡観，海野正树，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：