本发明专利技术涉及像素阵列、聚合物稳定配向液晶显示面板以及光电装置。本发明专利技术实施例提供一种像素阵列，包括多条扫描线、多条数据线及多个子像素。各个子像素分别与对应的扫描线及数据线电性连接，且排列于第ｎ列中的各个子像素包括第一开关、第二开关、第一像素电极、第二像素电极及第三开关。第一开关以及第二开关与第ｎ条扫描线及第ｍ条数据线电性连接。第一像素电极与第一开关电性连接。第二像素电极与第二开关的一信号输出端电性连接，且第一像素电极具有一位于信号输出端上方的第一开口。第三开关与第（ｎ＋１）条扫描线及第二像素电极电性连接，且第二像素电极具有一位于第三开关的一电性浮置端上方的第二开口。通过本发明专利技术实施例，可避免子像素中寄生电容对于显示品质的影响。
【技术实现步骤摘要】
本专利技术关于一种像素阵列(PIXEL ARRAY)，特别是关于一种具有良好显示品质的 像素阵列。
技术介绍
随着液晶显示器不断地朝向大尺寸的显示规格发展，为了克服大尺寸显示下的 视角问题，液晶显示面板的广视角技术也必须不停地进步与突破。其中，多域垂直配向式 (Multi-domain Vertical Alignment, MVA)液晶显示面板以及聚合物稳定配向(Polymer stabilized alignment,PSA)液晶显示面板即为现行常见的广视角技术。为了改善液晶显 示面板中的色偏问题(color washout)，已有进阶型多域垂直配向式(Advanced-MVA)液晶 显示面板被提出，其主要是将各个子像素区分为主显示区域(main display region)以及 子显示区域(sub-display region)，并透过适当的电路设计以及驱动方法，使同一个子像 素中的主显示区域以及子显示区域分别具有不同跨压，以改善色偏问题。在现有技术中，将 各个子像素区分为主显示区域以及子显示区域的设计概念已被应用于聚合物稳定配向液 晶显示面板中。图1为一种像素阵列的等效电路图，而图2为图1中单一子像素的示意图。请参 照图1与图2，像素阵列100包括多个子像素P1，且各个子像素Pl包括一第一薄膜晶体管 TFT1、一第二薄膜晶体管TFT2、一第三薄膜晶体管TFT3、与第一薄膜晶体管TFTl电性连接 的第一像素电极ITOl以及与第二薄膜晶体管TFT2电性连接的第二像素电极IT02。第一 像素电极ITOl会与一共通线COMl耦合而形成一第一储存电容Csl，且第一像素电极ITOl 会与对向基板(如彩色滤光基板)上的一共通电极(未标示)耦合而形成一第一液晶电容 CLCl。类似地，第二像素电极IT02会与一共通线COM2耦合而形成一第二储存电容Cs2，且 第二像素电极IT02会与对向基板(如彩色滤光基板)上的共通电极(未标示)耦合而形 成一第二液晶电容CLC2。从图1与图2可知，在与扫描线SL(n-l)电性连接的子像素Pl中，第一薄膜晶体 管TFTl以及第二薄膜晶体管TFT2的栅极G1、G2会与扫描线SL(n-l)电性连接，而第三薄 膜晶体管TFT3的栅极G3会与下一条扫描线SL(η)电性连接。此外，第三薄膜晶体管TFT3 的源极S3与第二像素电极ΙΤ02电性连接，而第三薄膜晶体管TFT3的漏极D3与第一像素 电极ITOl耦合成第一电容Ccs-a，且第三薄膜晶体管TFT3的漏极D3与第一像素电极ITOl 下方的共通线COMl耦合成第二电容Ccs-b。当施加一高电压(Vgh)于扫描线SL(n-l)时， 影像数据可透过数据线DL(m-1)、DL(m)写入与扫描线SL(n_l)连接的子像素中，此时，第 一像素电极ITOl与第二像素电极IT02的电压是相同的。接着，当施加一高电压于扫描线 SL(η)时，第一电容Ccs-a与第二电容Ccs-b会使第一像素电极ITOl的电压与第二像素电 极IT02的电压不同。由于第二薄膜晶体管TFT2的漏极D2会跨过第一像素电极ITOl而与第二像素电 极IT02连接，因此第二薄膜晶体管TFT2的漏极D2与第一像素电极ITOl之间便产生一寄生电容Cxi。此外，由于第三薄膜晶体管TFT3的漏极D3会跨过第二像素电极IT02，因此第 三薄膜晶体管TFT3的漏极D3与第二像素电极IT02之间便产生一寄生电容Cx2。寄生电 容Cxi、Cx2会使第一像素电极ITOl与第二像素电极IT02的电压差异拉开幅度减小，导致 色偏问题无法有效地改善。承上述，如何避免子像素Pl中寄生电容Cxi、Cx2对于显示品质的影响，实有其必 要性。
技术实现思路
本专利技术提供一种像素阵列、聚合物稳定配向液晶显示面板(PSA-IXD panel)以及 光电装置，其具有良好的显示品质。本专利技术提供一种像素阵列，其包括多条扫描线、多条数据线以及多个子像素。数据 线与扫描线交错以定义出多个子像素区域。子像素配置于子像素区域内，各个子像素分别 与其中一条扫描线以及其中一条数据线电性连接，且排列于第η列中的各个子像素包括一 第一开关、一第二开关、一第一像素电极、一第二像素电极以及一第三开关。第一开关以及 第二开关与第η条扫描线以及第m条数据线电性连接，且第二开关具有一信号输出端。第 一像素电极与第一开关电性连接。第二像素电极与第二开关的信号输出端电性连接，其中 第一像素电极具有至少一位于信号输出端上方的第一开口。第三开关与第(n+1)条扫描线 以及第二像素电极电性连接，第三开关具有一电性浮置端，且第二像素电极具有至少一位 于电性浮置端上方的第二开口。在本专利技术一实施例中，前述的子像素排列成多列，且排列于第η列的子像素与第η 条扫描线以及第(η+1)条扫描线电性连接。在本专利技术一实施例中，排列于第η列的子像素中的第一像素电极与第二像素电极 位于第η条扫描线与第(η+1)条扫描线之间。在本专利技术一实施例中，排列于第η列中的各个第一开关为一第一薄膜晶体管，而 第一薄膜晶体管具有一与第η条扫描线电性连接的第一栅极、一与其中一条数据线电性连 接的第一源极以及一与第一像素电极电性连接的第一漏极。在本专利技术一实施例中，排列于第η列中的各个第二开关为一第二薄膜晶体管，而 第二薄膜晶体管具有一与第η条扫描线电性连接的第二栅极、一与其中一条数据线电性连 接的第二源极以及前述的信号输出端。在本专利技术一实施例中，排列于第η列中的各个第三开关为一第三薄膜晶体管，而 第三薄膜晶体管具有一与第(η+1)条扫描线电性连接的第三栅极、一与第二像素电极电性 连接的第三源极以及前述的电性浮置端。在本专利技术一实施例中，前述的电性浮置端延伸至第一像素电极下方。在本专利技术一实施例中，前述的像素阵列可进一步包括多条彼此电性连接的共通 线，分布于各个第一像素电极以及各个第二像素电极下方。在本专利技术一实施例中，前述的各个共通线分别沿着列方向延伸，而分布于第一像 素电极下方的部分共通线具有至少一个位于第一开口下方的第一分支，且分布于第二像素 电极下方的部分共通线具有至少一个位于第二开口下方的第二分支。在本专利技术一实施例中，前述的第二分支位于电性浮置端下方。在本专利技术一实施例中，前述的各子像素中的电性浮置端与第二分支部分重叠，以 耦合成一电容。在本专利技术一实施例中，前述的各子像素中的电性浮置端与第一像素电极部分重 叠，以耦合成一第一电容，而各子像素中的电性浮置端与第二分支部分重叠，以耦合成一第二电容。在本专利技术一实施例中，前述的各子像素中的第一电容与第二电容不彼此堆迭。在本专利技术一实施例中，前述的各个第一像素电极包括一第一电极部、一第二电极 部以及一第一连接部。第一连接部位于第一电极部与第二电极部之间，以使第一电极部与 第二电极部被二分别位于第一连接部两侧的第一条状开口所分隔，其中第一电极部透过第 一连接部与第二电极部连接。在本专利技术一实施例中，前述的第一条状开口的面积总和为Al，而第一像素电极与 信号输出端的重叠面积总和为A2，且开口比率Al/(A1+A2)大体上大于91 %。在本专利技术一实施例中，前述的各个第二像素电极包括一第三电极部、一第四电极 部以及一第二连接部，第二连接部位于第三电极部与第四电极部之本文档来自技高网...
【技术保护点】
一种像素阵列，其特征在于，所述像素阵列包括：多条扫描线；多条数据线，与所述扫描线交错以定义出多个子像素区域；多个子像素，配置于所述子像素区域内，所述子像素分别与其中一条扫描线以及其中一条数据线电性连接，其中排列于第ｎ列中的所述子像素包括：一第一开关；一第二开关，所述第一开关以及所述第二开关与第ｎ条扫描线以及第ｍ条数据线电性连接，且所述第二开关具有一信号输出端；一第一像素电极，与所述第一开关电性连接；一第二像素电极，与所述第二开关的所述信号输出端电性连接，其中所述第一像素电极具有至少一位于所述信号输出端上方的第一开口；以及一第三开关，与第（ｎ＋１）条扫描线以及所述第二像素电极电性连接，其中所述第三开关具有一电性浮置端，且所述第二像素电极具有至少一位于所述电性浮置端上方的第二开口。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：丁天伦，吴育庆，李翊诚，徐文浩，苏振嘉，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。