像素阵列及具有此像素阵列的显示面板制造技术

本发明专利技术公开了一种像素阵列，其包括多条扫描线以及与扫描线交错的多条数据线以定义出多个次像素区域；至少一个控制结构，设置在其中一个次像素区域内且与其中一条数据线以及其中一条扫描线电性连接；多条感应信号线，其平行数据线设置并与扫描线交错，其中每一条感应信号线与邻近的数据线及对应的扫描线定义出多个区域，每个区域具有至少一个第一子区域及至少一个第二子区域；至少一个感应信号读出组件，设置于第一子区域内，其中感应信号读出组件与其中一条扫描线与其中一条感应信号线电性连接；以及至少一个第一感应垫，设置于第二子区域且与第一子区域内的感应信号读出组件电性连接。各扫描线所电性连接的感应信号读出组件数目皆相同。

【技术实现步骤摘要】

本专利技术是有关于一种像素阵列以及具有此像素阵列的显示面板。
技术介绍
一般的触控面板是在原本的面板上外加一具有触控功能的膜层。然而，这种外贴 式的触控面板的制程会多一道组装面板与触控膜层的步骤，且触控膜层会导致触控面板的 穿透率下降、厚度增加。针对这样的需求，现有技术发展出内嵌式(in-cell type)触控面 板。而内嵌电阻式的触控面板是在对向基板上形成多个触控结构与间隙物(Photo spacer) 并在主动组件阵列基板上形成多个感应垫与多个触控结构相对应。当使用者按压对向基板 时，可使触控结构与主动组件阵列基板上的感应垫导通，以定位出使用者所按压的位置。为了将上述感应信号输出，一般会在主动组件阵列基板上设置读出组件以及与此 读出组件电性连接的两条信号线。然而，此种方式会使显示面板的开口率降低。为了提升 显示面板的开口率，有一种方式是使每一个读出组件与一条信号线以及一条现有的扫描线 电性连接。但是，此种方式会使该条扫描线的负载增加，且因仅有部分扫描线会与读出组件 电性连接，因而使显示面板中的扫描线的负载不一致。上述扫描线的负载过大以及扫描线 各自负载不一致容易导致显示面板有异常显示的问题。
技术实现思路
本专利技术提供一种像素阵列及具有此像素阵列的显示面板，以解决传统触控显示面 板的扫描线负载过大以及扫描线负载不一致的问题。本专利技术提出一种像素阵列，其包括多条扫描线以及与扫描线交错的多条数据线以 定义出多个次像素区域；至少一个控制结构，设置在其中一个次像素区域内且与其中一条 数据线以及其中一条扫描线电性连接；多条感应信号线，其平行数据线设置并与扫描线交 错，其中每一条感应信号线与邻近的数据线及对应的扫描线定义出多个区域，每个区域至 少具有至少一个第一子区域及至少一个第二子区域；至少一个感应信号读出组件，设置于 第一子区域内，其中感应信号读出组件与其中一条扫描线与其中一条感应信号线电性连 接；以及至少一个第一感应垫，设置于第二子区域且与第一子区域内的感应信号读出组件 电性连接。特别是，各扫描线所电性连接的感应信号读出组件数目皆相同。本专利技术提出一种像素阵列，其包含多个像素结构组，每一像素结构组包括多条扫 描线以及与扫描线交错的一数据线，以定义出多个次像素区域；至少一个控制结构，设置在 其中一个次像素区域内且分别与数据线以及其中一条扫描线电性连接；一感应信号线，其 平行数据线设置并与扫描线交错，其中感应信号线与数据线及扫描线定义出一第一子区域 以及多个第二子区域；至少一感应信号读出组件，设置于第一子区域内，其中感应信号读出 组件与其中一条扫描线与感应信号线电性连接；以及至少一第一感应垫，设置于第二子区 域内且与位于第一子区域内的感应信号读出组件电性连接。特别是，沿着扫描线的延伸方 向上排列的两个像素结构组中的感应信号读出组件是电性连接至不同的扫描线。本专利技术另提出一种显示面板，其包括第一基板、位于第一基板对向的第二基板以 及位于第一基板与第二基板之间的显示介质。特别是，第一基板上具有如上所述的像素阵 列。本专利技术所提出的像素阵列的扫描线所电性连接的感应信号读出组件的数目皆相 同。因此，像素阵列中的扫描线各自的负载皆一致，以避免部分扫描线有负载过大的问题， 进而提高显示面板的显示质量。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。附图说明图1是根据本专利技术一实施例的像素阵列的上视示意图；图2是根据本专利技术另一实施例的像素阵列的上视示意图；图3是根据本专利技术一实施例的像素阵列中感应信号读出组件的布局示意图；图4是根据本专利技术一实施例的显示面板的示意图。其中，附图标记SLl SLn:扫描线DLl DLn:数据线Sl Sn:感应信号线Ml M2:拟信号线P:次像素区域C 控制结构Tl 主动组件E 像素电极R:区域Rl 第一子区域R2 第二子区域T2 感应信号读出组件U 像素结构组102a 第一感应垫102b 第二感应垫104a、104b 间隙物设置区域10:第一基板20 第二基板30 显示介质101、200 基材100 像素阵列202 彩色滤光阵列204 电极层206 感应间隙物5208 触控结构210 间隙物具体实施例方式图1是根据本专利技术一实施例的像素阵列的上视示意图。请参照图1，本实施例的像 素阵列包括多条扫描线SLl SLru多条数据线DLl DLru至少一控制结构C、多条感应信 号线Sl Sn、至少一个感应信号读出组件T2以及至少一个第一感应垫102a。扫描线SLl SLn与数据线DLl DLn交错设置，以定义出多个次像素区域P。更 详细而言，数据线DLl DLn的延伸方向与扫描线SLl SLn的延伸方向不平行，较佳的是， 数据线DLl DLn的延伸方向与扫描线SLl SLn的延伸方向垂直。另外，扫描线SLl SLn与数据线DLl DLn属于不同的膜层。基于导电性的考虑，扫描SLl SLn与数据线 DLl DLn —般是使用金属材料。但，本专利技术不限于此，根据其它实施例，扫描线SLl SLn 与数据线DLl DLn也可以使用其它导电材料。控制结构C是分别设置在次像素区域P内并且与其中一条数据线DLl DLn以及 其中一条扫描线SLl SLn电性连接。在其它实施例中，若是至少二个次像素区域P构成 一个像素区域，则控制结构C就可设计设置于至少二个次像素区域其中一个中，或者是设 置每个次像素区域P中。根据本专利技术的一实施例，每一控制结构C包括一主动组件Tl以及 一像素电极E。主动组件Tl例如是底部栅极型薄膜晶体管，其包括栅极、半导体层、源极以 及漏极，栅极与其中一条扫描线SLl SLn电性连接，半导体层位于栅极的上方，源极以及 漏极位于半导体层的上方，且源极与其中一条数据线DLl DLn电性连接。根据另一实施 例，主动组件Tl是顶部栅极型薄膜晶体管，其包括栅极、半导体层、源极以及漏极，栅极与 其中一条扫描线SLl SLn电性连接，半导体层位于栅极的下方，源极以及漏极位于半导体 层的两侧，且源极与其中一条数据线DLl DLn电性连接。像素电极E与主动组件Tl电性 连接。在本实施例中，像素电极是与薄膜晶体管Tl的漏极电性连接。像素电极E可为穿透 式像素电极、反射式像素电极或者是半穿透半反射式像素电极。感应信号线Sl Sn是平行数据线DLl DLn设置并与扫描线SLl SLn交错设 置。更详细而言，感应信号线Sl Sn的延伸方向与数据线DLl DLn的延伸方向平行并 且与扫描线SLl SLn的延伸方向不平行。较佳的是，感应信号线Sl Sn的延伸方向与 数据线DLl DLn的延伸方向平行并且与扫描线SLl SLn的延伸方向垂直。另外，感应 信号线Sl Sn可与数据线DLl DLn形成于同一膜层。但，感应信号线Sl Sn也可以 是与扫描线SLl SLn属于不同的膜层并且与数据线DLl DLn属于不同的膜层。基于导 电性的考虑，感应信号线Sl Sn —般是使用金属材料。但，本专利技术不限于此，根据其它实 施例，感应信号线Sl Sn也可以使用其它导电材料。特别是，每一条感应信号线Sl Sn与邻近的数据线DLl DLn及对应的扫描线 SLl SLn定义出多个区域R，且每个区域R具有至少一个第一本文档来自技高网...

【技术保护点】
一种像素阵列，其特征在于，包括：多条扫描线以及与该扫描线交错的多条数据线，以定义出多个次像素区域；至少一个控制结构，设置在其中一个次像素区域内且与其中一条数据线以及其中一条扫描线电性连接；多条感应信号线，其平行该数据线设置并与该扫描线交错，其中每一条感应信号线与邻近的数据线及对应的该扫描线定义出多个区域，每个区域具有至少一个第一子区域及至少一个第二子区域；至少一个感应信号读出组件，设置于该第一子区域内，其中该感应信号读出组件与其中一条扫描线与其中一条感应信号线电性连接；以及至少一个第一感应垫，设置于该第二子区域内且与位于该第一子区域内的该感应信号读出组件电性连接，其中各扫描线所电性连接的感应信号读出组件的数目皆相同。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈思洁，林明田，吴彬玮，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]