时钟数据恢复电路及芯片制造技术

本发明专利技术公开了一种时钟数据恢复电路及芯片。为了提升时钟数据恢复电路的锁定频率范围，本发明专利技术在时钟数据恢复电路的鉴频器中，设置一个延迟模块，其延迟信号的下降沿，但不延迟信号的上升沿。本发明专利技术在不会影响系统及时锁频的前提下，让锁相环路有更长的响应时间。本发明专利技术以延迟模块为技术手段，提升了时钟数据恢复电路的稳定性，覆盖更广的工艺角芯片和环境温度。本发明专利技术适于高速芯片互联领域。

【技术实现步骤摘要】

本专利技术涉及一种时钟数据恢复电路及芯片，具体涉及一种用于增强时钟数据恢复电路锁定鲁棒性的电路及芯片。

技术介绍

1、时钟数据恢复（clock data recover，cdr）电路常应用于高速互联芯片中。信号经过信道衰减后，需要通过cdr电路将数据恢复出来并整形送到下级模块。而cdr电路通过检测输入数据速率，自动调整压控振荡器（voltage controlled oscillator，vco）时钟频率，通过vco将数据采样输出。

2、cdr电路没有参考时钟，需要根据输入数据自动调整vco频率，通常包括鉴频器（frequency detector，fd）组成的鉴频环路和由鉴相器（phase detector，pd）组成的鉴相环路。

3、参考图1，其展示了常规cdr电路的结构框图。数据（data）和vco输出的时钟（clock）在鉴频器和鉴相器中分别进行频率比较（鉴频）和相位比较（鉴相），并分别进入锁频环路和锁相环路。

4、锁相环路通常由鉴相器、电荷泵、低通滤波器、压控振荡器组成；锁频环路通常由鉴频器、电荷泵、低通滤波器本文档来自技高网...

【技术保护点】

1.一种时钟数据恢复电路，其输入包括时钟和数据，其包括鉴频环路和鉴相环路，且鉴频环路包括鉴频器，其特征在于：

2.根据权利要求1所述的时钟数据恢复电路，其特征在于：

3.根据权利要求1所述的时钟数据恢复电路，其特征在于：

4.根据权利要求1所述的时钟数据恢复电路，其特征在于：

5.根据权利要求4所述的时钟数据恢复电路，其特征在于：

6.根据权利要求5所述的时钟数据恢复电路，其特征在于：

7.根据权利要求6所述的时钟数据恢复电路，其特征在于：

8.根据权利要求5所述的时钟数据恢复电路，其特征在于：

<...

【技术特征摘要】

1.一种时钟数据恢复电路，其输入包括时钟和数据，其包括鉴频环路和鉴相环路，且鉴频环路包括鉴频器，其特征在于：

2.根据权利要求1所述的时钟数据恢复电路，其特征在于：

3.根据权利要求1所述的时钟数据恢复电路，其特征在于：

4.根据权利要求1所述的时钟数据恢复电路，其特征在于：

5.根据权利要求4所述...

【专利技术属性】
技术研发人员：李蓝，董超然，魏建宁，狄旭明，陶敏，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：