一种PCIe重定时器、PCIe系统与电子设备技术方案

本发明专利技术提出一种PCIe重定时器、PCIe系统与电子设备，解码解扰单元接收与其连接的入口链路的输入数据，并进行解码解扰处理，并向后端输出解码解扰码流；处理单元根据各个解码解扰单元的输出码流，确定各条通路对应的通路延时偏斜补偿，并将通路延时偏斜补偿传输给去偏斜单元；去偏斜单元按照通路延时偏斜补偿对解码解扰码流进行去偏斜处理，并向后端输出去偏斜码流；编码加扰单元对接收到的去偏斜码流进行编码加扰处理，并向后端输出编码加扰码流。在进行去偏斜处理时，考虑了整条通路上的延时偏斜，可以降低延时偏斜补偿量，可以有效降低数据传输延时，提升数据传输效率。

【技术实现步骤摘要】

本专利技术涉及芯片领域，具体而言，涉及一种pcie重定时器、pcie系统与电子设备。

技术介绍

1、在根复合体（root complex，简称rc）和终端设备（endpoint device，简称ep）互联的pcie系统中，当pcie传输速率大于一定速率时，pcie信号经过pcb走线衰减严重，需要在根复合体和终端设备之间添加pcie重定时器，以解决信号衰减问题。

2、在pcie系统中加入pcie重定时器，pcie重定时器从根复合体接收数据，完成链路解码、解扰，然后经过去偏斜处理之后，进行链路的编码、加扰，然后通过pcie物理层（pciephysical layer，简称pcie phy）发送给终端设备。

3、在目前的pcie系统中，因为在pcie重定时器进行去偏斜处理，会导致系统延时大幅增加，影响系统交互效率。

技术实现思路

1、本专利技术的目的在于提供一种pcie重定时器、pcie系统与电子设备，以改善上述问题。

2、为了实现上述目的，本专利技术实施例采用的技术方案如下：本文档来自技高网...

【技术保护点】

1.一种PCIe重定时器，其特征在于，所述PCIe重定时器包括：去偏斜单元、处理单元、N个解码解扰单元以及N个编码加扰单元；

2.如权利要求1所述的PCIe重定时器，其特征在于，所述PCIe重定时器还包括：第一链路映射单元；

3.如权利要求2所述的PCIe重定时器，其特征在于，

4.如权利要求3所述的PCIe重定时器，其特征在于，所述处理单元包括入口记录单元、入口排序单元、出口记录单元、出口排序单元以及映射构建单元；

5.如权利要求4所述的PCIe重定时器，其特征在于，

6.如权利要求4所述的PCIe重定时器，其特征在于，所述处...

【技术特征摘要】

1.一种pcie重定时器，其特征在于，所述pcie重定时器包括：去偏斜单元、处理单元、n个解码解扰单元以及n个编码加扰单元；

2.如权利要求1所述的pcie重定时器，其特征在于，所述pcie重定时器还包括：第一链路映射单元；

3.如权利要求2所述的pcie重定时器，其特征在于，

4.如权利要求3所述的pcie重定时器，其特征在于，所述处理单元包括入口记录单元、入口排序单元、出口记录单元、出口排序单元以及映射构建单元；

5.如权利要求4所述的pcie重定时器，其特征在于，

6.如权利要求4所述的pcie重定时器，其特征在于，...

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：