【技术实现步骤摘要】
本专利技术涉及集成电路设计领域，特别涉及一种pcie（peripheral componentinterconnect express，高速串行计算机扩展总线标准）重定时器通路切换方法及系统。
技术介绍
1、在pcie rc（root complex，根复合体）和pcie ep（endpoint，端点）互联的系统中，当pcie速率大于一定速率时，信号经过pcb走线衰减严重，需要在rc和ep芯片之间添加pcie重定时器，以解决信号衰减问题。
2、在pcie系统中加入pcie重定时器，虽然解决了信号衰减问题，但是因为pcie重定时器的加入，会导致系统延时增加，因此，需要在pcie重定时器中构建一条低延时通路，则pcie重定时器中存在一般和低延时两条通路，示意图见图1。其中，一般通路会进行编解码、加解扰、skp有序集加减等，延时比较大；低延时通路无需进行编解码、加解扰、skp有序集加减等，该通路数据直通，延时接近0。
3、当pcie重定时器从一般通路切换到低延时通路时，由于低延时通路未进行加解扰，则rc和ep在对接收到...
【技术保护点】
1.一种PCIe重定时器通路切换方法，其特征在于，所述重定时器包括一般通路与低延时通路，设置在PCIe系统的根复合体和端点之间，通路切换方法包括：
2.根据权利要求1所述的PCIe重定时器通路切换方法，其特征在于，所述检测根复合体与端点发送的数据流中电气空闲退出有序集码流的间隔，包括：
3.根据权利要求1或2所述的PCIe重定时器通路切换方法，其特征在于，所述预先缓存根复合体与端点之间传输的状态锁定码流，包括：
4.根据权利要求3所述的PCIe重定时器通路切换方法，其特征在于，在缓存状态锁定码流时，若连续的16个状态锁定码流中包含跳...
【技术特征摘要】
1.一种pcie重定时器通路切换方法，其特征在于，所述重定时器包括一般通路与低延时通路，设置在pcie系统的根复合体和端点之间，通路切换方法包括：
2.根据权利要求1所述的pcie重定时器通路切换方法，其特征在于，所述检测根复合体与端点发送的数据流中电气空闲退出有序集码流的间隔，包括：
3.根据权利要求1或2所述的pcie重定时器通路切换方法，其特征在于，所述预先缓存根复合体与端点之间传输的状态锁定码流，包括：
4.根据权利要求3所述的pcie重定时器通路切换方法，其特征在于，在缓存状态锁定码流时，若连续的16个状态锁定码流中包含跳过有序集码流，则重置缓存，并从下一电气空闲退出有序集码流开始缓存后续的状态锁定码流。
5.根据权利要求1所述的pcie重定时器通路切换方法，其特征在于，所述在发生码流替换对应的电气空闲退出有序集码流位置之前完成通路切换，具体包括：
6.根据权利要求1所述的pcie重定时器通路切换方法，其特征在于，还包括，检测数据流中各个码流的同步头位...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。