一种优化集成电路老化测试条件的方法技术

本发明专利技术提供一种优化集成电路老化测试条件的方法，通过在芯片设计阶段创建老化仿真流程并对所设计电路进行老化仿真的方式，利用对应芯片工艺的老化模型和自动化流程模拟芯片老化测试的场景，较为准确的得到老化加速的条件(温度/电压/时间)，提高芯片可靠性测试的效率和准确性。同时，利用能快速进行老化测试的电压条件，在此条件下只需要执行较短时间(通常为1～2小时)的老化测试，就能看到常规老化测试大部分的芯片退化效果，还可以快速验证老化测试的向量和硬件配置是否存在错误从而达到防呆的效果，提高芯片可靠性测试的效率。

【技术实现步骤摘要】

本专利技术属于集成电路，具体涉及一种优化集成电路老化测试条件的方法。

技术介绍

1、随着集成电路的规模和复杂性不断增加，对于芯片可靠性测试的要求，诸如准确性及效率等也越来越高。因此，在芯片可靠性测试中如何能够高效的得到准确合理的测试结果，就变得越来越重要和具有挑战性。其中，芯片老化加速测试，因集成电路工艺节点的持续缩小及其模型和影响因素的持续复杂化，挑战性尤为突出。

2、芯片可靠性测试是确保芯片在各种复杂应用场景下能够稳定、准确运行的关键环节，主要是了解芯片在各种苛刻环境下的表现，例如静电放电测试(esd)，模拟人体或者模拟工业体去给芯片加瞬间大电压；高温工作寿命测试(htol)，即老化测试，在高温下加速芯片老化，然后估算芯片寿命。芯片可靠性测试的测试项和对应的数据指标有jedec标准(如jesd22)可参考。

3、在芯片老化测试中，针对集成电路的热载流子注入(hot carrier injection，hci)和偏置温度不稳定性(bias temperature instability，bti)两种失效机理进行测试是确保芯片可靠性本文档来自技高网...

【技术保护点】

1.一种优化集成电路老化测试电压条件的方法，其特征在于，具体包含如下步骤：

2.根据权利要求1所述的一种优化集成电路老化测试电压条件的方法，其特征在于，Step4中dV取值为0.05V。

3.根据权利要求1或2所述的一种优化集成电路老化测试电压条件的方法，其特征在于，Step6中，优先选用芯片性能退化值建立等式，只有在多个电压下性能退化趋势不明显的情况下，再选用关键器件的器件参数退化值建立等式。

4.一种优化复杂集成电路老化测试时间条件的方法，其特征在于，具体包含如下步骤：

5.根据权利要求4所述的一种优化复杂集成电路老化测试时间条件的方法...

【技术特征摘要】

1.一种优化集成电路老化测试电压条件的方法，其特征在于，具体包含如下步骤：

2.根据权利要求1所述的一种优化集成电路老化测试电压条件的方法，其特征在于，step4中dv取值为0.05v。

3.根据权利要求1或2所述的一种优化集成电路老化测试电压条件的方法，其特征在于，step6中，优先选用芯片性能退化值建立等式，只有在多个电压下性能退化趋势不明显的情况下，再选用关键器件的器件参数退化值建立等式。

4.一种优化复杂集成电路老化测试时间条件的方法，其特征在于，具体包含如下步骤：

5.根据权利要求4所述的一种优化复杂集成电路老化测试时间条件的方法，其特征在于，dt取值为50小时或者100小时。

6.根据权利要求4或5所述的一种优化复杂集成电路老化测试时间条件的...

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：