【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种晶体管及其制造方法。
技术介绍
1、随着半导体制造技术在器件制造方面集成化程度的快速提高，晶体管作为半导体器件的开关，其尺寸和性能对半导体器件性能的影响也越来越大，而晶体管的尺寸和性能与其结构和制造方法直接关联。
2、由于晶体管结构的特殊性，其每个端子之间都可能产生寄生电容，造成电阻-电容(rc)的延迟。寄生电容的数值虽小，却是引起干扰的重要原因。因此，如何减少晶体管中寄生电容的发生，提高半导体器件的性能，是目前的关键技术问题。
技术实现思路
1、本专利技术的目的在于提供一种晶体管及其制造方法，以减小晶体管中寄生电容，从而提高晶体管的性能。
2、为了实现上述目的，本专利技术提供一种晶体管。该晶体管包括：衬底；
3、栅堆叠，形成在衬底上；栅堆叠包括形成在衬底上的栅介质层、以及位于栅介质层上的栅电极；
4、侧墙，形成在衬底上、且至少位于栅堆叠沿长度方向的两侧；
5、源/漏区，形成在衬底中、且位于栅堆叠沿长度方向的两侧；
6、以及空气间隙，形成在衬底上；空气间隙位于衬底和栅电极之间、且位于栅介质层和侧墙之间。
7、与现有技术相比，本专利技术提供的晶体管中，衬底和栅电极之间具有空气间隙。在此情况下，因空气的介电常数比栅介质层的介电常数小，并且电容量与介电常数成正比，故上述空气间隙的存在可以使得栅源电容(cgs)、栅漏电容(cgd)以及栅电极和衬底之间的电容(cgb)降低
8、本专利技术还提供了一种晶体管的制造方法，包括：
9、提供一衬底；
10、在衬底上形成栅堆叠；栅堆叠包括形成在衬底上的栅介质层、以及位于栅介质层上的栅电极；在衬底和栅电极之间形成有开口，开口至少位于栅介质层沿长度方向的两侧；
11、在衬底中形成位于栅堆叠沿长度方向两侧的源/漏区；
12、在衬底上形成至少位于栅堆叠沿长度方向两侧的侧墙，以使得由侧墙、衬底和栅堆叠包围开口形成空气间隙。
13、与现有技术相比，本专利技术提供的晶体管制造方法的有益效果与上述技术方案提供的晶体管的有益效果相同，在此不做赘述。
本文档来自技高网...【技术保护点】
1.一种晶体管，其特征在于，包括：
2.根据权利要求1所述的晶体管，其特征在于，所述栅介质层的侧面为竖直平面；
3.根据权利要求1所述的晶体管，其特征在于，所述侧墙为条状侧墙；所述条状侧墙沿所述栅堆叠的宽度方向延伸、且覆盖在所述栅堆叠沿长度方向的两侧。
4.根据权利要求1所述的晶体管，其特征在于，所述空气间隙为条状空气间隙，所述条状空气间隙沿着所述栅堆叠的宽度方向延伸、且覆盖在所述栅介质层沿长度方向的两侧。
5.根据权利要求1～4任一项所述的晶体管，其特征在于，所述栅介质层的材料为SiO2和SiON中的一种或两种；
6.一种晶体管的制造方法，其特征在于，包括：
7.根据权利要求6所述的晶体管的制造方法，其特征在于，所述在所述衬底上形成栅堆叠，包括：
8.根据权利要求7所述的晶体管的制造方法，其特征在于，所述在所述衬底上形成至少位于所述栅介质层沿长度方向两侧的牺牲层，包括：
9.根据权利要求7所述的晶体管的制造方法，其特征在于，所述牺牲层的材料密度低于所述栅介质层的材料密度。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。