【技术实现步骤摘要】
本公开实施例涉及半导体，特别涉及一种半导体结构的制备方法及半导体结构。
技术介绍
1、随着动态存储器的集成密度朝着更高的方向发展，对动态存储器阵列结构中晶体管的排布方式以及晶体管尺寸产生了更高的要求。
2、目前，为了在提高存储器集成密度的同时，保持存储器的较快的速度以及降低存储器的功耗，3d堆叠存储器成为了目前业内的研究方向，3d堆叠的存储器具有高密度、大容量且速度快的优点。
3、然而，目前制备的3d堆叠的半导体结构具有形貌不佳的问题，从而影响存储器的性能。
技术实现思路
1、本公开实施例提供一种半导体结构的制备方法及半导体结构，至少有利于改善形成的半导体结构的性能。
2、本公开实施例提供一种半导体结构的制备方法，包括：提供基底；在所述基底上形成沿第一方向间隔排布的堆叠结构，所述堆叠结构包括沿竖直方向交替堆叠的第一牺牲层与半导体柱；形成隔离结构，所述隔离结构位于沿第一方向相邻的所述堆叠结构之间；对所述隔离结构进行刻蚀，形成通孔，所述通孔露出所述基底部分表面，且还露出每一所述堆叠结构的侧面，在沿第二方向上，所述通孔的底部宽度大于所述通孔的顶部宽度，所述第二方向与所述第一方向垂直；对所述通孔露出的所述第一牺牲层进行横向刻蚀，去除部分所述第一牺牲层以露出每一所述半导体柱的顶面和底面。
3、在一些实施例中，所述通孔的顶部宽度与所述通孔的底部宽度之比的范围为0.75-0.95。
4、在一些实施例中，形成所述通孔的方法包括：对所述隔离
5、在一些实施例中，所述凹槽在垂直所述第一方向上的截面形状为倒梯形。
6、在一些实施例中，在沿所述第二方向上，所述凹槽的顶部宽度与所述凹槽的底部宽度之比的范围为1.05-1.25。
7、在一些实施例中，所述通孔包括：相连通的第一通孔以及第二通孔，所述第一通孔位于所述第二通孔远离所述基底的一侧，所述第一通孔在垂直所述第一方向上的截面形状为矩形，所述第二通孔的截面形状为梯形。
8、在一些实施例中，形成所述通孔的方法包括：对所述隔离结构进行刻蚀工艺，以在所述隔离结构中形成沿所述第二方向间隔分布两个第一凹槽，所述第一凹槽露出部分所述隔离结构，在所述第二方向上，所述第一凹槽在垂直所述第一方向上的截面形状为矩形；在所述第一凹槽侧壁形成掩膜层；对所述第一凹槽底部露出的所述隔离结构进行刻蚀，形成第二凹槽，所述第二凹槽与所述第一凹槽相连通，且在沿所述第二方向上，所述第二凹槽在垂直所述第一方向上的截面形状为倒梯形；在所述第一凹槽中形成第一子支撑层，在所述第二凹槽中形成第二子支撑层；刻蚀位于两个所述第一子支撑层之间的所述隔离结构，形成所述第一通孔；刻蚀位于两个所述第二子支撑层之间的所述隔离结构，形成所述第二通孔；所述第一通孔与所述第二通孔连通构成所述通孔。
9、在一些实施例中，在垂直于所述基底方向上，所述第一通孔的高度与所述第二通孔的高度之比的范围为0.1-0.3。
10、在一些实施例中，在沿所述第二方向上，所述第一凹槽的宽度大于所述第二凹槽的顶部宽度，形成所述第一凹槽后，所述方法包括：采用沉积工艺在所述第一凹槽侧壁露出的所述隔离结构表面形成所述掩膜层，所述掩膜层围成第一子凹槽，在沿所述第二方向上，所述第一子凹槽的宽度小于所述第一凹槽的宽度；对所述第一子凹槽底部露出的所述隔离结构进行刻蚀，形成第二凹槽，在沿所述第二方向上，所述第二凹槽的顶部宽度与所述第一子凹槽的宽度相等；去除所述掩膜层。
11、在一些实施例中，在沿所述第二方向上，所述第一凹槽的宽度与所述第二凹槽的顶部宽度相等，形成所述第一凹槽后，所述方法包括：对所述第一凹槽侧壁露出的所述隔离结构进行处理，以将第一凹槽侧壁露出的所述隔离结构转化为具有预设厚度的所述掩膜层；对所述第一凹槽底部露出的所述隔离结构进行刻蚀，形成第二凹槽，在沿所述第二方向上，所述第二凹槽的顶部宽度与所述第一凹槽的宽度相等。
12、在一些实施例中，所述隔离结构为氧化硅，所述对所述第一凹槽侧壁露出的所述隔离结构进行处理包括：对所述第一凹槽侧壁露出的所述隔离结构进行氮化处理，以形成具有预设厚度的氮化硅。
13、在一些实施例中，形成所述凹槽的方法包括：对所述隔离结构进行改性工艺，在沿所述隔离结构指向所述基底的方向上，所述刻蚀工艺对所述隔离结构顶部的刻蚀比大于对所述隔离结构底部的刻蚀比；对所述隔离结构进行刻蚀工艺，以形成所述凹槽。
14、在一些实施例中，在沿所述隔离结构指向所述基底的方向上，所述刻蚀工艺对所述隔离结构的刻蚀比逐渐减小。
15、在一些实施例中，所述通孔包括：相连通的第一通孔以及第二通孔，在沿所述第二方向上，所述第一通孔的截面形状为矩形，所述第一通孔的截面形状为梯形，形成所述第一通孔以及所述第二通孔的方法包括：对所述隔离结构进行改性工艺，以形成第一区以及第二区，所述第一区的隔离结构位于所述第二区的隔离结构远离所述基底的一侧，且在沿所述隔离结构指向所述基底的方向上，所述刻蚀工艺对所述第一区的隔离结构的刻蚀比不变，所述刻蚀工艺对所述第二区的隔离结构的刻蚀比逐渐变小；对所述隔离结构进行刻蚀工艺，以在所述第一区形成第三凹槽，在所述第二区形成第四凹槽；在所述第三凹槽中形成第三子支撑层，在所述第四凹槽中形成第四子支撑层；刻蚀位于两个所述第三子支撑层之间的所述隔离结构，形成所述第一通孔；刻蚀位于两个所述第四子支撑层之间的所述隔离结构，形成所述第二通孔。
16、在一些实施例中，所述刻蚀工艺对所述第一区的刻蚀比等于所述刻蚀工艺对所述第二区顶部的刻蚀比。
17、在一些实施例中，所述半导体柱还包括：沟道区，所述去除部分所述第一牺牲层以露出每一所述半导体柱的顶面和底面为：露出所述沟道区的所述半导体柱的顶面以及侧面，还包括：形成字线，所述字线包覆一列所述半导体柱的所述沟道区侧面。
18、相应地，本公开实施例另一方面还提供一种半导体结构，包括：基底；位于所述基底上，沿第一方向和竖直方向阵列排布的半导体柱；位于沿第一方向相邻的所述半导体柱之间的隔离结构，所述隔离结构包括隔离子结构和沿第二方向位于所述隔离子结构两侧的支撑层结构；在第二方向上，所述隔离子结构的底部宽度大于所述隔离子结构的顶部宽度，所述支撑层结构的顶部宽度大于所述支撑层结构的底部宽度，所述第二方向与所述第一方向垂直。
19、本公开实施例提供的技术方案至少具有以下优点：
20、上述技术方案中，在沿第二方向上，通孔的底部宽度大于通孔的顶部宽度，第本文档来自技高网...
【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通孔的顶部宽度与所述通孔的底部宽度之比的范围为0.75-0.95。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述通孔的方法包括：对所述隔离结构进行刻蚀工艺，以在所述隔离结构中形成沿所述第二方向间隔分布的两个凹槽，所述凹槽露出所述基底的部分表面，还露出所述堆叠结构沿所述第二方向延伸的部分侧面；在所述第二方向上，所述凹槽的顶部宽度大于所述凹槽的底部宽度；
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述凹槽在垂直所述第一方向上的截面形状为倒梯形。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，在沿所述第二方向上，所述凹槽的顶部宽度与所述凹槽的底部宽度之比的范围为1.05-1.25。
6.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述通孔包括：相连通的第一通孔以及第二通孔，所述第一通孔位于所述第二通孔远离所述基底的一侧，所述第一通孔在垂直所述第一方向上的截面
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，形成所述通孔的方法包括：对所述隔离结构进行刻蚀工艺，以在所述隔离结构中形成沿所述第二方向间隔分布两个第一凹槽，所述第一凹槽露出部分所述隔离结构，在所述第二方向上，所述第一凹槽在垂直所述第一方向上的截面形状为矩形；
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，在垂直于所述基底方向上，所述第一通孔的高度与所述第二通孔的高度之比的范围为0.1-0.3。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，在沿所述第二方向上，所述第一凹槽的宽度大于所述第二凹槽的顶部宽度，形成所述第一凹槽后，所述方法包括：
10.根据权利要求7所述的半导体结构的制备方法，其特征在于，在沿所述第二方向上，所述第一凹槽的宽度与所述第二凹槽的顶部宽度相等，形成所述第一凹槽后，所述方法包括：对所述第一凹槽侧壁露出的所述隔离结构进行处理，以将第一凹槽侧壁露出的所述隔离结构转化为具有预设厚度的所述掩膜层；
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述隔离结构为氧化硅，所述对所述第一凹槽侧壁露出的所述隔离结构进行处理包括：对所述第一凹槽侧壁露出的所述隔离结构进行氮化处理，以形成具有预设厚度的氮化硅。
12.根据权利要求3所述的半导体结构的制备方法，其特征在于，形成所述凹槽的方法包括：对所述隔离结构进行改性工艺，在沿所述隔离结构指向所述基底的方向上，所述刻蚀工艺对所述隔离结构顶部的刻蚀比大于对所述隔离结构底部的刻蚀比；
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，在沿所述隔离结构指向所述基底的方向上，所述刻蚀工艺对所述隔离结构的刻蚀比逐渐减小。
14.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述通孔包括：相连通的第一通孔以及第二通孔，在沿所述第二方向上，所述第一通孔的截面形状为矩形，所述第一通孔的截面形状为梯形，形成所述第一通孔以及所述第二通孔的方法包括：
15.根据权利要求14所述的半导体结构的制备方法，其特征在于，所述刻蚀工艺对所述第一区的刻蚀比等于所述刻蚀工艺对所述第二区顶部的刻蚀比。
16.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述半导体柱还包括：沟道区，所述去除部分所述第一牺牲层以露出每一所述半导体柱的顶面和底面为：露出所述沟道区的所述半导体柱的顶面以及侧面，还包括：形成字线，所述字线包覆一列所述半导体柱的所述沟道区侧面。
17.一种半导体结构，其特征在于，包括：
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通孔的顶部宽度与所述通孔的底部宽度之比的范围为0.75-0.95。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述通孔的方法包括：对所述隔离结构进行刻蚀工艺，以在所述隔离结构中形成沿所述第二方向间隔分布的两个凹槽，所述凹槽露出所述基底的部分表面，还露出所述堆叠结构沿所述第二方向延伸的部分侧面；在所述第二方向上，所述凹槽的顶部宽度大于所述凹槽的底部宽度；
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述凹槽在垂直所述第一方向上的截面形状为倒梯形。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，在沿所述第二方向上，所述凹槽的顶部宽度与所述凹槽的底部宽度之比的范围为1.05-1.25。
6.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述通孔包括：相连通的第一通孔以及第二通孔，所述第一通孔位于所述第二通孔远离所述基底的一侧，所述第一通孔在垂直所述第一方向上的截面形状为矩形，所述第二通孔在垂直所述第一方向上的截面形状为梯形。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，形成所述通孔的方法包括：对所述隔离结构进行刻蚀工艺，以在所述隔离结构中形成沿所述第二方向间隔分布两个第一凹槽，所述第一凹槽露出部分所述隔离结构，在所述第二方向上，所述第一凹槽在垂直所述第一方向上的截面形状为矩形；
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，在垂直于所述基底方向上，所述第一通孔的高度与所述第二通孔的高度之比的范围为0.1-0.3。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，在沿所述第二方向上，所述第一凹槽的宽度大于所述第二凹槽的顶部宽度，形成所述第一凹...
【专利技术属性】
技术研发人员：唐怡，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。