【技术实现步骤摘要】
本公开涉及半导体存储器件和制造其的方法，更具体地，涉及具有改善的电特性的半导体存储器件和形成其的方法。
技术介绍
1、半导体器件由于其小尺寸、多功能和/或低制造成本而在电子工业中具有重要作用。半导体数据存储器件可以存储逻辑数据。随着电子工业的发展，数据存储器件越来越集成。结果，构成数据存储器件的部件的线宽不断减小。
2、此外，随着数据存储器件的高集成，已经要求了提高可靠性。然而，高集成可能降低数据存储器件的可靠性。因此，已经进行了各种研究以提高数据存储器件的可靠性。
技术实现思路
1、本专利技术构思的一些实施方式可以提供具有提高的可靠性的半导体存储器件。
2、本专利技术构思的一些实施方式可以提供制造具有提高的可靠性的半导体存储器件的方法。
3、根据本专利技术构思的一些实施方式，一种半导体存储器件可以包括衬底、器件隔离层、位线、下间隔物、接触垫、着落垫和数据存储元件。衬底可以包括彼此相邻的第一有源图案和第二有源图案，其中沟槽将第一有源图案和第二有源图案分开。第一有源图案包括第一源极/漏极区，第二有源图案包括第二源极/漏极区。此外，第二源极/漏极区包括与第一源极/漏极区相邻的第一侧壁表面和第二侧壁表面、以及连接第一侧壁表面和第二侧壁表面的连接表面，第二侧壁表面从第一侧壁表面相对于第一源极/漏极区向后缩进。器件隔离层在第一有源图案和第二有源图案之间的沟槽中，器件隔离层在第二源极/漏极区的第一侧壁表面上。位线在衬底上沿第一方向延伸，位线包括电连接到第一源
4、根据本专利技术构思的一些实施方式，一种半导体存储器件可以包括衬底、位线、第一下间隔物、第二下间隔物、第一接触和第二接触、第一着落垫和第二着落垫以及第一数据存储元件和第二数据存储元件。衬底可以包括第一有源图案、第二有源图案和第三有源图案，第一有源图案在第二有源图案和第三有源图案之间。位线在衬底上，位线包括电连接到第一有源图案的接触部分。第一下间隔物在接触部分的第一侧壁上，其中第一下间隔物在接触部分和第二有源图案之间。第二下间隔物在接触部分的第二侧壁上，其中第二下间隔物在接触部分和第三有源图案之间。第一接触与第一侧壁相邻并联接到第二有源图案，第二接触与第二侧壁相邻并联接到第三有源图案。第一着落垫在第一接触上，第二着落垫在第二接触上，第一数据存储元件在第一着落垫上，第二数据存储元件在第二着落垫上。此外，在第一侧壁上的第一下间隔物的体积可以不同于在第二侧壁上的第二下间隔物的体积，第一接触的最低点可以在第一水平，第二接触的最低点可以在不同于第一水平的第二水平。
5、根据本专利技术构思的一些实施方式，一种半导体存储器件可以包括衬底、器件隔离层、电介质层、线结构、下间隔物、上间隔物、接触、着落垫和数据存储元件。衬底包括彼此相邻的第一有源图案和第二有源图案，沟槽在第一有源图案和第二有源图案之间，第一有源图案包括第一源极/漏极区，第二有源图案包括第二源极/漏极区。器件隔离层在第一有源图案和第二有源图案之间的沟槽中，电介质层在衬底上。线结构在电介质层上，线结构包括穿透电介质层并联接到第一源极/漏极区的接触部分、在接触部分上的位线、以及在位线和接触部分之间的阻挡图案。下间隔物在接触部分的侧壁上，上间隔物在下间隔物上，上间隔物覆盖位线的侧壁。接触联接到第二源极/漏极区，其中下间隔物在接触和接触部分之间。着落垫在接触上，数据存储元件在着落垫上。此外，下间隔物可以包括第一下间隔物和在第一下间隔物上的第二下间隔物，第一下间隔物和第二下间隔物包括不同的材料。此外，第二源极/漏极区可以包括其上具有器件隔离层的第一上侧壁表面、其上具有第一下间隔物的第二上侧壁表面、以及将第一上侧壁表面和第二上侧壁表面彼此连接的连接表面，第二上侧壁表面从第一上侧壁表面相对于线结构的接触部分向后缩进。
6、根据本专利技术构思的一些实施方式，一种制造半导体存储器件的方法可以包括图案化衬底以形成彼此相邻且其间具有沟槽的第一有源图案和第二有源图案、以及在第一有源图案和第二有源图案之间的沟槽中形成器件隔离层。可以在第一有源图案的上部形成第一源极/漏极区，可以在第二有源图案的上部形成第二源极/漏极区。可以在第一有源图案和第二有源图案上形成电介质层，可以图案化电介质层以形成暴露第一源极/漏极区和第二源极/漏极区的第一接触孔。可以形成填充第一接触孔的导电层，可以图案化导电层以形成联接到第一源极/漏极区的接触部分，从而暴露器件隔离层的表面和第二源极/漏极区的一部分。可以形成下间隔物，其覆盖接触部分的侧壁并填充接触部分和第二有源图案之间的第一接触孔。可以形成第二接触孔，其穿透下间隔物的上部并暴露第二源极/漏极区的一部分。第二接触孔可以填充有导电材料以形成联接到第二源极/漏极区的接触，可以在接触上形成着落垫，可以在着落垫上形成数据存储元件。
本文档来自技高网...【技术保护点】
1.一种半导体存储器件，包括：
2.根据权利要求1所述的半导体存储器件，其中所述下间隔物包括第一下间隔物和在所述第一下间隔物上的第二下间隔物，
3.根据权利要求2所述的半导体存储器件，其中
4.根据权利要求2所述的半导体存储器件，其中所述接触的最低点在所述接触的所述第二下部处。
5.根据权利要求2所述的半导体存储器件，进一步包括：
6.根据权利要求1所述的半导体存储器件，进一步包括跨越所述第一有源图案和所述第二有源图案延伸的栅电极，
7.根据权利要求1所述的半导体存储器件，其中所述连接表面包括在第一水平的平表面，以及其中所述接触的最低点在高于所述第一水平的第二水平。
8.根据权利要求1所述的半导体存储器件，其中
9.根据权利要求1所述的半导体存储器件，其中所述第一源极/漏极区与所述位线的所述接触部分接触的部分定义为第一平坦表面，其中所述第二源极/漏极区的所述连接表面定义第二平坦表面，以及其中所述第一平坦表面和所述第二平坦表面共面。
10.根据权利要求1所述的半导体存储器件，
11.一种半导体存储器件，包括：
12.根据权利要求11所述的半导体存储器件，其中所述第二接触的下部包括延伸部分，所述延伸部分横向穿透所述第二下间隔物到达所述第三有源图案并电连接到所述第三有源图案。
13.根据权利要求12所述的半导体存储器件，其中所述第一接触的下部不包括延伸部分。
14.根据权利要求11所述的半导体存储器件，进一步包括器件隔离层，所述器件隔离层在所述第一有源图案和所述第二有源图案之间的第一沟槽中以及在所述第一有源图案和所述第三有源图案之间的第二沟槽中，
15.根据权利要求14所述的半导体存储器件，其中所述第二有源图案的侧壁表面的部分从所述第一接触下方到所述第一下间隔物下方基本上是平坦的。
16.一种半导体存储器件，包括：
17.根据权利要求16所述的半导体存储器件，其中所述第一下间隔物在所述连接表面上以及在所述第二上侧壁表面上。
18.根据权利要求16所述的半导体存储器件，其中所述接触的下部包括与所述第二源极/漏极区接触的第一部分、与所述第一下间隔物接触的第二部分、以及与所述第二下间隔物接触的第三部分，以及其中所述第二部分在所述第一部分和所述第三部分之间。
19.根据权利要求16所述的半导体存储器件，其中所述第一上侧壁表面和所述第二上侧壁表面具有彼此不同的倾斜度。
20.根据权利要求16所述的半导体存储器件，其中所述第二下间隔物在所述接触和所述第一下间隔物的一部分之间。
...【技术特征摘要】
1.一种半导体存储器件，包括：
2.根据权利要求1所述的半导体存储器件，其中所述下间隔物包括第一下间隔物和在所述第一下间隔物上的第二下间隔物，
3.根据权利要求2所述的半导体存储器件，其中
4.根据权利要求2所述的半导体存储器件，其中所述接触的最低点在所述接触的所述第二下部处。
5.根据权利要求2所述的半导体存储器件，进一步包括：
6.根据权利要求1所述的半导体存储器件，进一步包括跨越所述第一有源图案和所述第二有源图案延伸的栅电极，
7.根据权利要求1所述的半导体存储器件，其中所述连接表面包括在第一水平的平表面，以及其中所述接触的最低点在高于所述第一水平的第二水平。
8.根据权利要求1所述的半导体存储器件，其中
9.根据权利要求1所述的半导体存储器件，其中所述第一源极/漏极区与所述位线的所述接触部分接触的部分定义为第一平坦表面，其中所述第二源极/漏极区的所述连接表面定义第二平坦表面，以及其中所述第一平坦表面和所述第二平坦表面共面。
10.根据权利要求1所述的半导体存储器件，其中所述接触的下部包括延伸部分，所述延伸部分横向穿透所述下间隔物并电连接到所述第二源极/漏极区。
11.一种半导体存储器件，包括：
12.根据权利要求11所述的半导体存储器件，其中所述第二接触...
【专利技术属性】
技术研发人员：金真雅，金冈昱，柳镐仁，宋仑祜，李达铉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。