半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，基底上形成有叠层结构，叠层结构包括一个或多个堆叠的沟道叠层，沟道叠层包括第一牺牲层和位于第一牺牲层上的沟道层，基底上还形成有横跨叠层结构的伪栅结构，伪栅结构覆盖叠层结构的部分侧壁和部分顶部，且露出叠层结构的两端；在叠层结构侧壁，沿垂直于伪栅结构侧壁方向，在第一牺牲层中形成内侧墙；在伪栅结构两侧形成与沟道层端部相接触的源漏掺杂层，源漏掺杂层还与内侧墙相接触，源漏掺杂层与第一牺牲层具有刻蚀选择比；去除伪栅结构和第一牺牲层，形成露出沟道层的栅极开口；在栅极开口中形成环绕覆盖沟道层的栅极结构。本发明专利技术有利于提高半导体结构的性能。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(sce：short-channel effects)更容易发生。

2、因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(gate-all-around，gaa)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述叠层结构的形成步骤包括：在所述基底上形成叠层结构材料层，包括一个或多个堆叠的沟道叠层材料层，所述沟道叠层材料层包括第二牺牲层和位于所述第二牺牲层上的沟道层，沿所述叠层结构材料层的延伸方向，所述叠层结构材料层包括沟道区；

3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用各向同性的刻蚀工艺去除所述第二牺牲层，形成第一沟槽。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成覆盖所述叠层结构材料层和支撑部并填充...

【技术特征摘要】

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述叠层结构的形成步骤包括：在所述基底上形成叠层结构材料层，包括一个或多个堆叠的沟道叠层材料层，所述沟道叠层材料层包括第二牺牲层和位于所述第二牺牲层上的沟道层，沿所述叠层结构材料层的延伸方向，所述叠层结构材料层包括沟道区；

3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用各向同性的刻蚀工艺去除所述第二牺牲层，形成第一沟槽。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成覆盖所述叠层结构材料层和支撑部并填充所述第一沟槽的牺牲材料层。

5.如权利要求2所述的半导体结构的形成方法，其特征在于，采用外延生长工艺形成所述支撑部。

6.如权利要求2所述的半导体结构的形成方法，其特征在于，采用各向异性的刻蚀工艺去除相邻所述沟道区之间的支撑部和叠层结构材料层。

7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述支撑部的材料包括硅；所述第二牺牲层的材料包括锗化硅。

8.如权利要求2所述的半导体结构的形成方法，其特征在于，沿垂直于所述叠层结构材料层的延伸方向，形成延伸接触相邻所述沟道区之间的叠层结构材料层的支撑部的步骤包括：形成覆盖所述叠层结构材料层的顶部和侧壁的遮盖层；

9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用各向同性的刻蚀工艺去除覆盖相邻所述沟道区的叠层结构材料层的顶部和侧壁的遮盖层。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，采用各向同性的刻蚀工艺去除剩余所述遮盖层。

11.如权利要...

【专利技术属性】
技术研发人员：陈天锐，张辰睿，丁凤，涂武涛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：